0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

單板上時鐘的注意事項

項華電子DXE ? 來源:PCBworld ? 2023-02-22 09:22 ? 次閱讀

單板上時鐘的注意事項,主要有以下幾個方面可以考慮:

1、布局

a、時鐘晶體和相關電路應布置在PCB的中央位置并且要有良好的地層,而不是靠近I/O接口處。不可將時鐘產(chǎn)生電路做成子卡或者子板的形式,必須做在單獨的時鐘板上或者承載板上。

如下圖所示,綠色框中部分下一層 好不要走線

37d62e4c-b249-11ed-bfe3-dac502259ad0.png   

b、在PCB時鐘電路區(qū)域只布與時鐘電路有關的器件,避免布設其他電路,晶體附近或者下面不要布其他信號線:在時鐘發(fā)生電路、晶體下使用地平面,若其他信號穿過該平面,違反了映像平面功能,如果讓信號穿越這個地平面的話,就會存在很小的地環(huán)路并影響地平面的連續(xù)性,這些地環(huán)路在高頻時將會產(chǎn)生問題。

c、對于時鐘晶體、時鐘電路,可以采用屏蔽措施進行屏蔽處理;

d、若時鐘外殼為金屬,則PCB設計時一定要在晶體下方鋪銅,并保證此部分與完整的地平面有良好的電氣連接(通過多孔接地)。

時鐘晶體下面鋪地的好處:


晶體振蕩器內(nèi)部的電路會產(chǎn)生射頻電流,如果晶體是金屬外殼封裝的,直流電源腳是直流電壓參考和晶體內(nèi)部射頻電流回路參考的依靠,通過地平面釋放外殼被射頻輻射產(chǎn)生的瞬態(tài)電流。總之,金屬外殼是一個單端天線, 近的映像層、地平面層有時兩層或者更多層做為射頻電流對地的輻射耦合作用是足夠的。晶體下鋪地對散熱也是有好處的。

時鐘電路和晶體下鋪地將提供一個映像平面,可以降低對相關晶體和時鐘電路產(chǎn)生共模電流,從而降低射頻輻射,地平面對差模射頻電流同樣有吸收作用,這個平面必須通過多點連接到完整的地平面上,并要求通過多個過孔,這樣可以提供低的阻抗,為增強這個地平面的效果,時鐘發(fā)生電路應該與這個地平面靠近。

SMT封裝的晶體將比金屬外殼的晶體有更多的射頻能量輻射:因為表貼晶體大多是塑料封裝,晶體內(nèi)部的射頻電流會向空間輻射并耦合到其他器件。

1、共用時鐘走線

對快速上升沿信號及時鐘信號采用輻射狀拓撲連接好于采用單個公共驅動源的網(wǎng)絡串接,每個走線應該根據(jù)其特性阻抗采取端接措施來布線。

2、時鐘傳輸線要求及PCB分層

時鐘走線原則:在緊鄰時鐘走線層安排完整的映像平面層,減小走線的長度并進行阻抗控制。

37fcf626-b249-11ed-bfe3-dac502259ad0.png  

錯誤的跨層走線和阻抗不匹配會導致:

1)、走線使用過孔和跳轉導致映像回路的不完整性;

2)、映像平面上由于器件信號管腳上電壓隨著信號的變化而變化產(chǎn)生的浪涌電壓;

3)、如果走線沒有考慮3W原則的話,不同時鐘信號會引起串擾;

時鐘信號的布線

1、時鐘線一定要走在多層PCB板的內(nèi)層。并且一定要走帶狀線;如果要走在外層,只能走微帶線。

2、走在內(nèi)層能保證完整的映像平面,它可以提供一個低阻抗射頻傳輸路徑,并產(chǎn)生磁通量,以抵消它們的源傳輸線的磁通量,源和返回路徑的距離越近,則消磁就越好。由于增強了消磁能力,高密PCB板的每個完整平面映像層可提供6-8dB的抑制。

3、時鐘布多層板的好處:有一層或者多層可以專門用于完整的電源和地平面,可以設計成好的去藕系統(tǒng),減小地環(huán)路的面積,降低了差模輻射,減小了EMI,減小了信號和電源返回路徑的阻抗水平,可以保持全程走線阻抗的一致性,減小了鄰近走線間的串擾等。







審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4307

    文章

    22852

    瀏覽量

    394848
  • PCB設計
    +關注

    關注

    394

    文章

    4659

    瀏覽量

    84941
  • 時鐘電路
    +關注

    關注

    10

    文章

    236

    瀏覽量

    50655

原文標題:單板上時鐘有哪些注意事項

文章出處:【微信號:項華電子DXE,微信公眾號:項華電子DXE】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    【PCB小知識 8 】 時鐘

    ` 本帖最后由 cooldog123pp 于 2019-8-10 22:43 編輯 這次說說單板時鐘注意事項,主要有以下幾個方面可以考慮:一、布局
    發(fā)表于 12-20 19:27

    CAN模塊特性與設計注意事項簡析

    文檔文章目錄目錄Part 1. CAN 模塊特性Part 2. 硬件設計注意事項Part 3. 軟件設計注意事項Part 4. CAN波特率與采樣點配置要求Part 5. 同步
    發(fā)表于 01-06 08:04

    膽機使用的注意事項

    膽機使用的注意事項:膽機使用的注意事項 我是初哥, 現(xiàn)在對膽機感興趣, 但聽說膽機使用麻煩, 請問有什么需要注意的?湖南吉首火車站 范增不必擔心, 膽機的使用方法
    發(fā)表于 11-29 17:09 ?46次下載

    LCM使用注意事項

    LCM使用注意事項 1. 安裝   LCD模塊的安裝是用PCB的安
    發(fā)表于 04-16 21:38 ?1393次閱讀

    電池組的設計加工注意事項

    電池組的設計加工注意事項 電池組設計注意事項: 1、功率要求 2、體積空
    發(fā)表于 11-05 08:47 ?1510次閱讀

    LPC1200系列ARM高頻時鐘配置注意事項手冊下載

    LPC1200系列ARM高頻時鐘配置注意事項手冊下載
    發(fā)表于 03-30 14:46 ?6次下載

    單板時鐘注意事項

    走在內(nèi)層能保證完整的映像平面,它可以提供一個低阻抗射頻傳輸路徑,并產(chǎn)生磁通量,以抵消它們的源傳輸線的磁通量,源和返回路徑的距離越近,則消磁就越好。由于增強了消磁能力,高密PCB板的每個完整平面映像層可提供6-8dB的抑制。
    的頭像 發(fā)表于 11-08 14:16 ?3704次閱讀

    PCB設計單板時鐘注意事項

    時鐘晶體和相關電路應布置在PCB的中央位置并且要有良好的地層,而不是靠近I/O接口處。不可將時鐘產(chǎn)生電路做成子卡或者子板的形式,必須做在單獨的時鐘或者承載板
    發(fā)表于 02-08 09:12 ?512次閱讀

    使用注意事項

    使用注意事項
    發(fā)表于 03-17 20:14 ?1次下載
    使用<b class='flag-5'>注意事項</b>

    時鐘晶體下面鋪地和走線布局注意事項

    單板時鐘注意事項,主要有以下幾個方面可以考慮。
    的頭像 發(fā)表于 05-09 10:09 ?1002次閱讀
    <b class='flag-5'>時鐘</b>晶體下面鋪地和走線布局<b class='flag-5'>注意事項</b>

    PCB單板時鐘注意事項

    晶體振蕩器內(nèi)部的電路會產(chǎn)生射頻電流,如果晶體是金屬外殼封裝的,直流電源腳是直流電壓參考和晶體內(nèi)部射頻電流回路參考的依靠,通過地平面釋放外殼被射頻輻射產(chǎn)生的瞬態(tài)電流。
    發(fā)表于 06-30 14:16 ?463次閱讀
    PCB<b class='flag-5'>單板</b><b class='flag-5'>上</b><b class='flag-5'>時鐘</b>的<b class='flag-5'>注意事項</b>

    使用注意事項

    使用注意事項
    發(fā)表于 07-07 19:04 ?0次下載
    使用<b class='flag-5'>注意事項</b>

    華大單片機設計特別注意事項

    華大單片機設計特別注意事項
    的頭像 發(fā)表于 09-18 10:59 ?919次閱讀

    單板時鐘注意事項 單板時鐘晶體下面鋪地的好處

    單板時鐘注意事項 單板時鐘晶體下面鋪地的好處
    的頭像 發(fā)表于 02-06 16:06 ?506次閱讀

    LMK時鐘family LVDS輸出交流耦合設計注意事項

    電子發(fā)燒友網(wǎng)站提供《LMK時鐘family LVDS輸出交流耦合設計注意事項.pdf》資料免費下載
    發(fā)表于 09-27 09:42 ?0次下載
    LMK<b class='flag-5'>時鐘</b>family LVDS輸出交流耦合設計<b class='flag-5'>注意事項</b>