CMOS源極跟隨器不是容易設(shè)計(jì)的電路,但通過(guò)仔細(xì)分析并在BSIM模型中考慮源電阻,設(shè)計(jì)人員可以獲得更準(zhǔn)確的結(jié)果,從而在低噪聲放大器的設(shè)計(jì)中實(shí)現(xiàn)更好的匹配。
介紹
CMOS源跟隨器很難使用CMOS器件進(jìn)行設(shè)計(jì),因?yàn)榕c雙極結(jié)型晶體管(BJT)相比,CMOS器件的跨導(dǎo)較低。因此,非常規(guī)跟隨器必須設(shè)計(jì)為提供接近1的增益。相比之下,簡(jiǎn)單共漏極跟隨器的增益遠(yuǎn)小于1。然而,經(jīng)過(guò)分析,您可以看到,不僅跨導(dǎo)會(huì)影響放大器的增益,隨著半導(dǎo)體工藝的縮小和器件的縮小,源電阻(RS)也會(huì)導(dǎo)致增益減少。
增益測(cè)量
圖1所示電路為一個(gè)簡(jiǎn)單的共漏放大器,用于測(cè)量增益。
圖1.用于增益測(cè)量的測(cè)試電路。
圖2所示為可從圖1電路得出的小信號(hào)模型。
圖2.圖1電路的小信號(hào)模型。
從圖2可以看出,簡(jiǎn)單共漏極跟隨器的增益(G)為:
其中 gL是負(fù)載的跨阻(RL), gDS是漏源電阻的跨阻(RDS) 和 gm是CMOS跨導(dǎo)。
使用臺(tái)積電0.18μm工藝和寬度為1μm、長(zhǎng)度為1.5μm的CMOS器件(圖0 nFET,M18),在100kHz下獲得10mV AC波形的預(yù)期增益和測(cè)量增益(見(jiàn)表1)。
表 1.簡(jiǎn)單共漏極跟隨器的測(cè)量增益
VG(DC) (V) | Expected Gain | Measured Gain |
1.2 | 0.836 | 0.655 |
1.0 | 0.7490 | 0.63 |
0.9 | 0.703 | 0.612 |
0.75 | 0.631 | 0.56 |
表1結(jié)果顯示,增益存在額外的損耗,這是由RS.
計(jì)算源電阻(RS)
圖3顯示了為圖2小信號(hào)模型計(jì)算直流解決方案后得出的電路。
圖3.簡(jiǎn)單共漏極跟隨器的直流模型。
IDC:測(cè)量的直流電流
VS:電源電壓
VIN:10kHz 時(shí)的交流輸入電壓 (100mV)
VDD:電源電壓
RDS:漏源電阻
從這些中,您可以使用以下方法計(jì)算內(nèi)在gm':
其中 IDC' 只是:
和:
假設(shè):
和:
其中β是晶體管的直流增益,UO是表面遷移率,C牛是單位面積的柵極氧化物電容,W是晶體管柵極寬度,L是晶體管柵極長(zhǎng)度。
注:內(nèi)在的gm' 只能使用測(cè)量的直流電流進(jìn)行測(cè)量,因?yàn)?V一般事務(wù)人員' 沒(méi)有 R 就無(wú)法測(cè)量S.
使用圖2小信號(hào)模型,可以推導(dǎo)出以下測(cè)量增益公式。這個(gè)方程考慮了g的影響m' 由 RDS,如前所述。
測(cè)量源電阻(RS)
R型S表2中的結(jié)果是使用用于增益測(cè)量的相同晶體管獲得的(寬度= 5μm,長(zhǎng)度= 0.18μm,100kHz時(shí)輸入交流波形為10mV)。
表 2.測(cè)量簡(jiǎn)單共漏極跟隨器的源極電阻
VG(DC) (V) | IDC (μA) | gm' (mA/V) | RS (Ω) |
1.2 | 364 | 2.75 | 370 |
1.0 | 251 | 2.26 | 357 |
0.9 | 197 | 1.99 | 357 |
0.75 | 119 | 1.52 | 375 |
結(jié)論
從本文顯示的結(jié)果可以看出,RS是一個(gè)有效的關(guān)注點(diǎn),并且對(duì)源追隨者的收益有重大影響。結(jié)果顯示 R 值的分布為 5%S,這可能是由于對(duì) R 值的估計(jì)DS模擬時(shí)。還值得一提的是,R的值S影響計(jì)算的跨導(dǎo)值——這是因?yàn)榭鐚?dǎo)目前是使用測(cè)量的 V 計(jì)算的一般事務(wù)人員值,包括 R 兩端的壓降S這被假定在價(jià)值上可以忽略不計(jì)。但是,因?yàn)镽S是真實(shí)的,并且源極電阻兩端存在有效的壓降,晶體管的V一般事務(wù)人員有效降低,進(jìn)而降低CMOS器件的跨導(dǎo)性。
使用寬度為5μm至10μm的晶體管,人們會(huì)期望RS減少一半。然而,事實(shí)并非如此,由此產(chǎn)生的測(cè)量結(jié)果突出表明電阻值相似。經(jīng)過(guò)進(jìn)一步調(diào)查,發(fā)現(xiàn)所使用的設(shè)計(jì)套件基于最小源面積進(jìn)行計(jì)算。無(wú)需在晶體管模型中添加 BSIM 參數(shù),RS在大多數(shù)情況下,計(jì)算和模擬不準(zhǔn)確。這意味著在計(jì)算晶體管跨導(dǎo)等測(cè)量值時(shí),真實(shí)硅和仿真之間始終存在不匹配。RF設(shè)計(jì)(如MAX2645低噪聲放大器)已經(jīng)考慮到了這一點(diǎn),其中匹配對(duì)于防止插入和電壓波反射引起的損耗至關(guān)重要。在使用標(biāo)準(zhǔn)設(shè)計(jì)套件的基帶設(shè)計(jì)中,這個(gè)問(wèn)題可能會(huì)被忽視。
審核編輯:郭婷
-
CMOS
+關(guān)注
關(guān)注
58文章
5639瀏覽量
234829 -
放大器
+關(guān)注
關(guān)注
143文章
13502瀏覽量
212683 -
晶體管
+關(guān)注
關(guān)注
77文章
9582瀏覽量
137462
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論