淺析MOS 晶體管的核心概念

MOS 晶體管正在按比例縮小，以最大限度地提高其在集成電路內(nèi)的封裝密度。這導(dǎo)致氧化層厚度的減少，進而降低了 MOS 器件的閾值電壓。在較低的閾值電壓下，泄漏電流變得很大，并有助于功耗。這就是為什么我們必須了解 MOS 晶體管中各種類型的泄漏電流的原因。

在我們嘗試了解各種漏電流組件之前，讓我們先重新回顧一下 MOS 晶體管的核心概念。這將有助于我們更好地了解該主題。

重新審視 MOS 晶體管結(jié)構(gòu)

MOS晶體管結(jié)構(gòu)由金屬、氧化物和半導(dǎo)體結(jié)構(gòu)（因此，MOS）組成。

考慮具有 p 襯底和 n+ 擴散阱作為漏極和源極端子的 NMOS 晶體管。氧化層由SiO 2制成并生長在漏極和源極之間的溝道上。柵極端子由n+摻雜的多晶硅或鋁制成。

圖 1. NMOS 晶體管的鳥瞰圖。所有圖片來自 SM Kang, Y. Leblebici, CMOS 數(shù)字集成電路, TMH, 2003, ch.3, pp:83-93

在無偏置條件下，漏極/源極和襯底界面處的 pn 結(jié)是反向偏置的。晶體管的能帶圖如圖2所示。

圖 2. 無偏 NMOS 晶體管的能帶圖

如您所見，金屬、氧化物和半導(dǎo)體的費米能級相互對齊。由于氧化物-半導(dǎo)體界面處的電壓降，Si 能帶存在彎曲。內(nèi)建電場的方向是從金屬到氧化物再到半導(dǎo)體，電壓降的方向與電場的方向相反。

這種電壓降是由于金屬和半導(dǎo)體之間的功函數(shù)差異而發(fā)生的（部分電壓降發(fā)生在氧化物上，其余部分發(fā)生在 Si-SiO 2界面上）。功函數(shù)是電子從費米能級逃逸到自由空間所需的能量。

積累

接下來，假設(shè)柵極有負電壓，源極的漏極和襯底接地。由于負電壓，基板中的空穴（多數(shù)載流子）被吸引到表面。這種現(xiàn)象稱為積累。襯底中的少數(shù)載流子（電子）被推回深處。對應(yīng)的能帶圖如下。

圖 3.柵極端負電壓 NMOS 晶體管的能帶圖

由于電場的方向是從半導(dǎo)體到氧化物再到金屬，所以能帶向相反方向彎曲。此外，請注意費米能級的變化。

耗盡和耗盡區(qū)

或者，考慮柵極電壓剛好大于零?？昭ū慌懦饣鼗逯?，并且通道耗盡了任何移動電荷載流子。這種現(xiàn)象稱為耗盡，并創(chuàng)建了比無偏條件更寬的耗盡區(qū)域。

圖 4. NMOS 中的耗盡區(qū)

圖 5. 圖 4 所示 NMOS 耗盡區(qū)的相應(yīng)能帶圖

由于電場是從金屬到氧化物再到半導(dǎo)體，所以能帶向下彎曲。

表面反轉(zhuǎn)

如果進一步增加?xùn)艠O處的正電壓，則襯底中的少數(shù)載流子（電子）被吸引到溝道表面。這種現(xiàn)象稱為表面反轉(zhuǎn)，而表面剛好反轉(zhuǎn)的柵極電壓稱為閾值電壓 (V th )。

圖 6. NMOS 晶體管的表面反轉(zhuǎn)

圖 7.圖 6 所示 NMOS 晶體管的相應(yīng)能帶圖

電子在源極和漏極之間形成一個傳導(dǎo)通道。如果隨后從零電位開始增加漏極電壓，則漏極電流 (I d ) 開始在源極和漏極之間流動。能帶進一步向下彎曲并在半導(dǎo)體-氧化物界面處彎曲。

這里，本征費米能級小于 p 型襯底的費米能級。這支持了這樣的觀點，即在表面，半導(dǎo)體是 n 型的（在 n 型材料的能帶圖中，本征費米能級的能級低于施主能級）。