0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電路板廠PCB關(guān)鍵信號如何去布線?

liuhezhineng ? 來源:PCB電子電路技術(shù) ? 作者:PCB電子電路技術(shù) ? 2023-04-12 11:33 ? 次閱讀

電路板廠在PCB布線規(guī)則中,有一條“關(guān)鍵信號線優(yōu)先”的原則,即電源、摸擬信號、高速信號、時鐘信號、差分信號和同步信號等關(guān)鍵信號優(yōu)先布線。接下來,我們不妨就來詳細(xì)了解下這些關(guān)鍵信號的布線要求。

模擬信號布線要求

模擬信號的主要特點是抗干擾性差,布線時主要考慮對模擬信號的保護(hù)。

對模擬信號的處理主要體現(xiàn)在以下幾點:

1. 為增加其抗干擾能力,走線要盡量短。

2. 部分模擬信號可以放棄阻抗控制要求,走線可以適當(dāng)加粗。

3. 限定布線區(qū)域,盡量在模擬區(qū)域內(nèi)完成布線,遠(yuǎn)離數(shù)字信號。

高速信號布線要求

1. 多層布線

據(jù)電路板廠了解,高速信號布線電路往往集成度較高,布線密度大,采用多層板既是布線所必須的,也是降低干擾的有效手段。合理選擇層數(shù)能大幅度降低印板尺寸,能充分利用中間層來設(shè)置屏蔽,能更好地實現(xiàn)就近接地,能有效地降低寄生電感,能有效縮短信號的傳輸長度,能大幅度地降低信號間的交叉干擾等。

2. 引線彎折越少越好

高速電路器件管腳間的引線彎折越少越好。高速信號布線電路布線的引線最好采用全直線,需要轉(zhuǎn)折,可用45°折線或圓弧轉(zhuǎn)折,這種要求在低頻電路中僅僅用于提高鋼箔的固著強(qiáng)度,而在高速電路中,滿足這一要求卻可以減少高速信號對外的發(fā)射和相互間的耦合,減少信號的輻射和反射。

3. 引線越短越好

高速信號布線電路器件管腳間的引線越短越好。引線越長,帶來的分布電感和分布電容值越大,對系統(tǒng)的高頻信號的通過產(chǎn)生很多的影響,同時也會改變電路的特性阻抗,導(dǎo)致系統(tǒng)發(fā)生反射、振蕩等。

4. 引線層間交替越少越好

高速電路器件管腳間的引線層間交替越少越好。所謂“引線的層間交替越少越好”,是指元件連接過程中所用的過孔越少越好。據(jù)測,一個過孔可帶來約0.5pf的分布電容,導(dǎo)致電路的延時明顯增加,減少過孔數(shù)能顯著提高速度。

5. 注意平行交叉干擾

高速信號布線要注意信號線近距離平行走線所引入的“交叉干擾”,若無法避免平行分布,可在平行信號線的反面布置大面積“地”來大幅度減少干擾。

6. 避免分枝和樹樁

高速信號布線應(yīng)盡量避免分枝或者形成樹樁(Stub)。樹樁對阻抗有很大影響,可以導(dǎo)致信號的反射和過沖,所以我們通常在設(shè)計時應(yīng)避免樹樁和分枝。采用菊花鏈的方式布線,將對信號的影響降低。

7. 信號線盡量走在內(nèi)層

高頻信號線走在表層容易產(chǎn)生較大的電磁輻射,也容易受到外界電磁輻射或者因素的干擾。將高頻信號線布線在電源和地線之間,通過電源和底層對電磁波的吸收,所產(chǎn)生的輻射將減少很多。

時鐘信號布線要求

據(jù)電路板廠了解,在數(shù)字電路設(shè)計中,時鐘信號是一種在高態(tài)與低態(tài)之間振蕩的信號,決定著電路的性能。時鐘電路在數(shù)字電路中點有重要地位,同時又是產(chǎn)生電磁輻射的主要來源。時鐘的處理方法也是在PCB布線時需要特別重視的。在一開始就理清時鐘樹,明確各種時鐘之間的關(guān)系,布線的時候就能處理得更好。并且時鐘信號也經(jīng)常是EMC設(shè)計的難點,需要過EMC測試指標(biāo)的項目尤其要注意。

時鐘線除了常規(guī)的阻抗控制和等長要求外,還需要注意以下問題:

1. 時鐘信號盡量選擇優(yōu)選布線層。

2. 時鐘信號盡量不跨分割,更不要沿著分割區(qū)布線。

3. 注意時鐘信號與其他信號的間距,至少滿足3W。

4. 有EMC要求的設(shè)計,較長的時候線盡量選擇內(nèi)層布線。

5. 注意時鐘信號的端接匹配。

6. 不要采用菊花鏈結(jié)構(gòu)傳送時鐘信號,而應(yīng)采用星型結(jié)構(gòu),即所有的時鐘負(fù)載直接與時鐘功率驅(qū)動器相互連接。

7. 所有連接晶振輸入/輸出端的導(dǎo)線盡量短,以減少噪聲干擾及分布電容對晶振的影響。

8. 晶振電容地線應(yīng)使用盡量寬而短的導(dǎo)線連接至器件上;離晶振最近的數(shù)字地引腳,應(yīng)盡量減少過孔。

9. 在數(shù)字電路中,通常的時鐘信號都是邊沿變化快的信號,對外串?dāng)_大。所以在設(shè)計中,時鐘線宜用地線包圍起來并多打地線也來減少分布電容,從而減少串?dāng)_;對高頻信號時鐘盡量使用低電壓關(guān)分時鐘信號并包地方式,需要注意包地打孔的完整性。

差分信號布線要求

差分信號,有些也稱差動信號,用兩根完全一樣,極性相反的信號傳輸一路數(shù)據(jù),依靠兩根信號電平差進(jìn)行判決。為了保證兩根信號完全一致,在布線時要保持并行,線寬、線間距保持不變。

pcb關(guān)鍵信號如何去布線

在電路板上,差分走線必須是等長、等寬、緊密靠近、且在同一層面的兩根線。

1. 等長:等長是指兩條線的長度要盡量一樣長,是為了保證兩個差分信號時刻保持相反極性。減少共模分量。

2. 等寬等距:等寬是指兩條信號的走線寬度需要保持一致,等距是指兩條線之間的間距要保持不變,保持平行。

提醒:盡量為時鐘信號、高頻信號、敏感信號等關(guān)鍵信號提供專門的布線層,并保證其最小的回路面積。采用屏蔽和加大安全間距等方法,保證信號質(zhì)量

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4307

    文章

    22858

    瀏覽量

    394872
  • 電路板
    +關(guān)注

    關(guān)注

    140

    文章

    4835

    瀏覽量

    96900
  • 模擬信號
    +關(guān)注

    關(guān)注

    8

    文章

    1098

    瀏覽量

    52316
  • 數(shù)字電路
    +關(guān)注

    關(guān)注

    193

    文章

    1590

    瀏覽量

    80290
  • 分布電容
    +關(guān)注

    關(guān)注

    2

    文章

    23

    瀏覽量

    11637

原文標(biāo)題:電路板廠PCB關(guān)鍵信號如何去布線?

文章出處:【微信號:PCB電子電路技術(shù),微信公眾號:PCB電子電路技術(shù)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    電路板設(shè)計過程中采用差分信號布線的優(yōu)勢和布線技巧

    電路板設(shè)計過程中采用差分信號布線的優(yōu)勢和布線技巧 布線
    發(fā)表于 09-06 08:20 ?1355次閱讀
    <b class='flag-5'>電路板</b>設(shè)計過程中采用差分<b class='flag-5'>信號</b>線<b class='flag-5'>布線</b>的優(yōu)勢和<b class='flag-5'>布線</b>技巧

    一文了解PCB設(shè)計高頻電路板布線注意事項

    本文首先對高頻電路板做了簡單介紹,其次闡述了PCB設(shè)計高頻電路板布線技巧,最后介紹了PCB設(shè)計高頻電路板
    的頭像 發(fā)表于 05-21 09:06 ?2.3w次閱讀

    印制電路板(PCB)在高速電路布線問題

    雖然印制電路板(PCB)布線在高速電路中具有關(guān)鍵的作用,但它往往是電路設(shè)計過程的最后幾個步驟之一
    發(fā)表于 08-14 11:35 ?906次閱讀

    PCB設(shè)計中關(guān)鍵信號布線要求

    PCB設(shè)計過程中,有一項重要的任務(wù)是從發(fā)射和抗擾度這兩個角度分辨哪些是關(guān)鍵信號。對于發(fā)射類,需要重點關(guān)注的信號有,時鐘
    發(fā)表于 10-11 17:44 ?1434次閱讀

    PCB電路板怎樣布線_印制線路布線訣竅分享_華強(qiáng)PCB

      PCB電路板怎樣布線_印制線路布線訣竅分享_華強(qiáng)PCB  我知道很多人都談?wù)撨^
    發(fā)表于 01-23 09:59

    PCB設(shè)計高頻電路板布線技巧和注意事項詳細(xì)概述

    本文首先對高頻電路板做了簡單介紹,其次闡述了PCB設(shè)計高頻電路板布線技巧,最后介紹了PCB設(shè)計高頻電路板
    的頭像 發(fā)表于 10-14 11:49 ?6339次閱讀

    pcb關(guān)鍵信號如何布線

    PCB布線規(guī)則中,有一條“關(guān)鍵信號線優(yōu)先”的原則,即電源、摸擬信號、高速信號、時鐘
    的頭像 發(fā)表于 01-01 17:12 ?3034次閱讀

    電路板信號完整性有什么布線的技巧

    在高速PCB電路板的設(shè)計和制造過程中,工程師需要從布線、元件設(shè)置等方面入手,以確保這一PCB具有良好的
    發(fā)表于 08-30 17:45 ?1260次閱讀

    電路板布線設(shè)計的順序

    電路板印制進(jìn)行布線設(shè)計的順序可能不同,在電路板布線
    發(fā)表于 06-04 17:58 ?2231次閱讀

    PCB電路板布線的電磁兼容設(shè)計

    之間的串?dāng)_等一系列導(dǎo)致信號干擾的問題。所以,我們在做電路設(shè)計,特別是做高速PCB設(shè)計的時候,務(wù)必要做好線路信號仿干擾,屏蔽措施是非常有必要的。下面小編就來為大家講下
    的頭像 發(fā)表于 03-31 10:36 ?2070次閱讀

    PCB電路板元件布局布線基本規(guī)則下載

    PCB電路板元件布局布線基本規(guī)則下載
    發(fā)表于 04-24 09:43 ?0次下載

    電路板級的EMC設(shè)計(3) PCB布線技術(shù)

    電路板級的EMC設(shè)計(3) PCB布線技術(shù)文章目錄電路板級的EMC設(shè)計(3) PCB布線技術(shù)文檔
    發(fā)表于 11-07 09:51 ?28次下載
    <b class='flag-5'>電路板</b>級的EMC設(shè)計(3) <b class='flag-5'>PCB</b><b class='flag-5'>布線</b>技術(shù)

    電路板PCB關(guān)鍵信號如何布線?

    一站式PCBA智造廠家今天為大家講講PCB設(shè)計關(guān)鍵信號如何布線?PCB
    的頭像 發(fā)表于 11-22 09:11 ?716次閱讀
    <b class='flag-5'>電路板</b><b class='flag-5'>廠</b><b class='flag-5'>PCB</b><b class='flag-5'>關(guān)鍵</b><b class='flag-5'>信號</b>如何<b class='flag-5'>去</b><b class='flag-5'>布線</b>?

    提高電路板EMC能力PCB設(shè)計和布線方法

    提高電路板EMC能力PCB設(shè)計和布線方法
    的頭像 發(fā)表于 12-07 15:36 ?809次閱讀
    提高<b class='flag-5'>電路板</b>EMC能力<b class='flag-5'>PCB</b>設(shè)計和<b class='flag-5'>布線</b>方法

    pcb關(guān)鍵信號怎么樣布線

    高速信號布線電路往往集成度較高,布線密度大,采用多層既是布線所必須的,也是降低干擾的有效手段。
    發(fā)表于 01-03 15:09 ?426次閱讀
    <b class='flag-5'>pcb</b><b class='flag-5'>關(guān)鍵</b><b class='flag-5'>信號</b>怎么樣<b class='flag-5'>去</b><b class='flag-5'>布線</b>