PCB布線要點(diǎn)

根據(jù) 50 歐姆阻抗線寬進(jìn)行布線，盡量從焊盤(pán)中心出線，線成直線，盡量走在表層。在需要拐彎的地方做成45 度角或圓弧走線，推薦在電容或電阻兩邊進(jìn)行拐彎。如果遇到器件走線匹配要求的，請(qǐng)嚴(yán) 格按照datasheet上面的參考值長(zhǎng)度走線。比如，一個(gè)放大管與電容之間的走線長(zhǎng)度(或電感之間的走線長(zhǎng)度)要求等等。

1、通用做法

在進(jìn)行PCB 設(shè)計(jì)時(shí)，為了使高頻電路板的設(shè)計(jì)更合理，抗干擾性能更好，應(yīng)從以下幾方面考慮：

(1)合理選擇層數(shù) 在 PCB 設(shè)計(jì)中對(duì)高頻電路板布線時(shí)，利用中間內(nèi)層平面作為電源和 地線層，可以起到屏蔽的作用，有效降低寄生電感、縮短信號(hào)線長(zhǎng)度、 降低信號(hào)間的交叉干擾。

(2)走線方式 走線必須按照 45°角拐彎或圓弧拐彎，這樣可以減小高頻信 號(hào)的發(fā)射和相互之間的耦合。

(3)走線長(zhǎng)度 走線長(zhǎng)度越短越好，兩根線并行距離越短越好。

(4)過(guò)孔數(shù)量 過(guò)孔數(shù)量越少越好。

(5)層間布線方向 層間布線方向應(yīng)該取垂直方向，就是頂層為水平方向，底層為 垂直方向，這樣可以減小信號(hào)間的干擾。

(6)敷銅 增加接地的敷銅可以減小信號(hào)間的干擾。

(7)包地 對(duì)重要的信號(hào)線進(jìn)行包地處理，可以顯著提高該信號(hào)的抗干擾 能力，當(dāng)然還可以對(duì)干擾源進(jìn)行包地處理，使其不能干擾其他 信號(hào)。

(8)信號(hào)線 信號(hào)走線不能環(huán)路，需要按照菊花鏈方式布線。

2、布線優(yōu)先次序

關(guān)鍵信號(hào)線優(yōu)先：摸擬小信號(hào)、高速信號(hào)、時(shí)鐘信號(hào)和同步信號(hào)等關(guān)鍵信號(hào)優(yōu)先布線

密度優(yōu)先原則：從單板上連接關(guān)系最復(fù)雜的器件著手布線。從單板上連線 最密集的區(qū)域開(kāi)始布線

注意點(diǎn)：

a、盡量為時(shí)鐘信號(hào)、高頻信號(hào)、敏感信號(hào)等關(guān)鍵信號(hào)提供專(zhuān)門(mén)的布線層，并保證其最小的回路面積。必要時(shí)應(yīng)采取手工優(yōu)先布線、屏蔽和加大安全間距等方法。保證信號(hào)質(zhì)量。

b、電源層和地層之間的EMC環(huán)境較差，應(yīng)避免布置對(duì)干擾敏感的信號(hào)。

c、有阻抗控制要求的網(wǎng)絡(luò)應(yīng)盡量按線長(zhǎng)線寬要求布線。

3、時(shí)鐘的布線

時(shí)鐘線是對(duì)EMC 影響最大的因素之一。在時(shí)鐘線上應(yīng)少打過(guò)孔，盡量避免和其它信號(hào)線并行走線，且應(yīng)遠(yuǎn)離一般信號(hào)線，避免對(duì)信號(hào)線的干擾。同時(shí)應(yīng)避開(kāi)板上的電源部分，以防止電源和時(shí)鐘互相干擾。

如果板上有專(zhuān)門(mén)的時(shí)鐘發(fā)生芯片，其下方不可走線，應(yīng)在其下方鋪銅，必要時(shí)還可以對(duì)其專(zhuān)門(mén)割地。對(duì)于很多芯片都有參考的晶體振蕩器，這些晶振下方也不應(yīng)走線，要鋪銅隔離。

4、直角走線

直角走線一般是PCB布線中要求盡量避免的情況，也幾乎成為衡量布線好壞的標(biāo)準(zhǔn)之一，那么直角走線究竟會(huì)對(duì)信號(hào)傳輸產(chǎn)生多大的影響呢?從原理上說(shuō)，直角走線會(huì)使傳輸線的線寬發(fā)生變化，造成阻抗的不連續(xù)。其實(shí)不光是直角走線，頓角，銳角走線都可能會(huì)造成阻抗變化的情況。

直角走線的對(duì)信號(hào)的影響就是主要體現(xiàn)在三個(gè)方面：

一是拐角可以等效為傳輸線上的容性負(fù)載，減緩上升時(shí)間;

二是阻抗不連續(xù)會(huì)造成信號(hào)的反射;

三是直角尖端產(chǎn)生的EMI。

5、銳角

(1)對(duì)于高頻電流來(lái)說(shuō)，當(dāng)導(dǎo)線的拐彎處呈現(xiàn)直角甚至銳角時(shí)，在靠近彎角的部位，磁通密度及電場(chǎng)強(qiáng)度都比較高，會(huì)輻射較強(qiáng)的電磁波，而且此處的電感量會(huì)比較大，感抗便也比鈍角或圓角要大一些。

(2)對(duì)于數(shù)字電路的總線布線來(lái)說(shuō)，布線拐彎呈現(xiàn)鈍角或圓角，布線所占的面積比較小。在相同的線間距條件下，總的線間距所占的寬度要比直角拐彎的少0.3倍。

6、差分走線

參看：差分布線和阻抗匹配

差分信號(hào)(Differential Signal)在高速電路設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛，電路中最關(guān)鍵的信號(hào)往往都要采用差分結(jié)構(gòu)設(shè)計(jì).定義:通俗地說(shuō)，就是驅(qū)動(dòng)端發(fā)送兩個(gè)等值、反相的信號(hào)，接收端通過(guò)比較這兩個(gè)電壓的差值來(lái)判斷邏輯狀態(tài)“0”還是“1”。而承載差分信號(hào)的那一對(duì)走線就稱(chēng)為差分走線。

差分信號(hào)和普通的單端信號(hào)走線相比，最明顯的優(yōu)勢(shì)體現(xiàn)在以下三個(gè)方面：

a.抗干擾能力強(qiáng)，因?yàn)閮筛罘肿呔€之間的耦合很好，當(dāng)外界存在噪聲干擾時(shí)，幾乎是同時(shí)被耦合到兩條線上，而接收端關(guān)心的只是兩信號(hào)的差值，所以外界的共模噪聲可以被完全抵消。

b.能有效抑制EMI，同樣的道理，由于兩根信號(hào)的極性相反，他們對(duì)外輻射的電磁場(chǎng)可以相互抵消，耦合地越緊密，泄放到外界的電磁能量越少。

c.時(shí)序定位精確，由于差分信號(hào)的開(kāi)關(guān)變化是位于兩個(gè)信號(hào)的交點(diǎn)，而不像普通單端信號(hào)依靠高低兩個(gè)閾值電壓判斷，因而受工藝，溫度的影響小，能降低時(shí)序上的誤差，同時(shí)也更適合于低幅度信號(hào)的電路。目前流行的LVDS(low voltage differential signaling)就是指這種小振幅差分信號(hào)技術(shù)。

對(duì)于PCB工程師來(lái)說(shuō)，最關(guān)注的還是如何確保在實(shí)際走線中能完全發(fā)揮差分走線的這些優(yōu)勢(shì)。也許只要是接觸過(guò)Layout的人都會(huì)了解差分走線的一般要求，那就是“等長(zhǎng)、等距”。

等長(zhǎng)是為了保證兩個(gè)差分信號(hào)時(shí)刻保持相反極性，減少共模分量;等距則主要是為了保證兩者差分阻抗一致，減少反射。“盡量靠近原則”有時(shí)候也是差分走線的要求之一。

7、蛇形線

蛇形線是Layout中經(jīng)常使用的一類(lèi)走線方式。其主要目的就是為了調(diào)節(jié)延時(shí)，滿足系統(tǒng)時(shí)序設(shè)計(jì)要求。設(shè)計(jì)者首先要有這樣的認(rèn)識(shí)：蛇形線會(huì)破壞信號(hào)質(zhì)量，改變傳輸延時(shí)，布線時(shí)要盡量避免使用。但實(shí)際設(shè)計(jì)中，為了保證信號(hào)有足夠的保持時(shí)間，或者減小同組信號(hào)之間的時(shí)間偏移，往往不得不故意進(jìn)行繞線。

注意點(diǎn):

成對(duì)出現(xiàn)的差分信號(hào)線，一般平行走線，盡量少打過(guò)孔，必須打孔時(shí)，應(yīng)兩線一同打孔，以做到阻抗匹配。

相同屬性的一組總線，應(yīng)盡量并排走線，做到盡量等長(zhǎng)。從貼片焊盤(pán)引出的過(guò)孔盡量離焊盤(pán)遠(yuǎn)些。

8、電源、地線的處理

既使在整個(gè)PCB板中的布線完成得都很好，但由于電源、 地線的考慮不周到而引起的干擾，會(huì)使產(chǎn)品的性能下降，有時(shí)甚至影響到產(chǎn)品的成功率。所以對(duì)電、地線的布線要認(rèn)真對(duì)待，把電、地線所產(chǎn)生的噪音干擾降到最低限度，以保證產(chǎn)品的質(zhì)量。

對(duì)每個(gè)從事電子產(chǎn)品設(shè)計(jì)的工程人員來(lái)說(shuō)都明白地線與電源線之間噪音所產(chǎn)生的原因， 現(xiàn)只對(duì)降低式抑制噪音作以表述：

(1)眾所周知的是在電源、地線之間加上去耦電容。

(2)盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系是：地線>電源線>信號(hào)線，通常信號(hào)線寬為：0.2～0.3mm,最細(xì)寬度可達(dá)0.05～0.07mm,電源線為1.2～2.5 mm

對(duì)數(shù)字電路的PCB可用寬的地導(dǎo)線組成一個(gè)回路, 即構(gòu)成一個(gè)地網(wǎng)來(lái)使用(模擬電路的地不能這樣使用)

(3)用大面積銅層作地線用,在印制板上把沒(méi)被用上的地方都與地相連接作為地線用?；蚴亲龀啥鄬影?，電源，地線各占用一層。

對(duì)于導(dǎo)通孔密集的區(qū)域，要注意避免孔在電源和地層的挖空區(qū)域相互連接，形成對(duì)平面層的分割，從而破壞平面層的完整性，并進(jìn)而導(dǎo)致信號(hào)線在地層的回路面積增大。

地線回路規(guī)則：

環(huán)路最小規(guī)則，即信號(hào)線與其回路構(gòu)成的環(huán)面積要盡可能小，環(huán)面積越小，對(duì)外的輻射越少，接收外界的干擾也越小。

器件去耦規(guī)則：

A. 在印制版上增加必要的去耦電容，濾除電源上的干擾信號(hào)，使電源信號(hào)穩(wěn)定。在多層板中，對(duì)去耦電容的位置一般要求不太高，但對(duì)雙層板，去耦電容的布局及電源的布線方式將直接影響到整個(gè)系統(tǒng)的穩(wěn)定性，有時(shí)甚至關(guān)系到設(shè)計(jì)的成敗。

B. 在雙層板設(shè)計(jì)中，一般應(yīng)該使電流先經(jīng)過(guò)濾波電容濾波再供器件使用。

C. 在高速電路設(shè)計(jì)中，能否正確地使用去耦電容，關(guān)系到整個(gè)板的穩(wěn)定性。

9、數(shù)字電路與模擬電路的共地處理

現(xiàn)在有許多PCB不再是單一功能電路(數(shù)字或模擬電路)，而是由數(shù)字電路和模擬電路混合構(gòu)成的。因此在布線時(shí)就需要考慮它們之間互相干擾問(wèn)題，特別是地線上的噪音干擾。

數(shù)字電路的頻率高，模擬電路的敏感度強(qiáng)，對(duì)信號(hào)線來(lái)說(shuō)，高頻的信號(hào)線盡可能遠(yuǎn)離敏感的模擬電路器件，對(duì)地線來(lái)說(shuō)，整人PCB對(duì)外界只有一個(gè)結(jié)點(diǎn)，所以必須在PCB內(nèi)部進(jìn)行處理數(shù)、模共地的問(wèn)題，而在板內(nèi)部數(shù)字地和模擬地實(shí)際上是分開(kāi)的它們之間互不相連，只是在PCB與外界連接的接口處(如插頭等)。數(shù)字地與模擬地有一點(diǎn)短接，請(qǐng)注意，只有一個(gè)連接點(diǎn)。也有在PCB上不共地的，這由系統(tǒng)設(shè)計(jì)來(lái)決定。

10、信號(hào)線布在電(地)層上

在多層印制板布線時(shí)，由于在信號(hào)線層沒(méi)有布完的線剩下已經(jīng)不多，再多加層數(shù)就會(huì)造成浪費(fèi)也會(huì)給生產(chǎn)增加一定的工作量，成本也相應(yīng)增加了，為解決這個(gè)矛盾，可以考慮在電(地)層上進(jìn)行布線。首先應(yīng)考慮用電源層，其次才是地層。因?yàn)樽詈檬潜Ａ舻貙拥耐暾浴?/p>

11、大面積導(dǎo)體中連接腿的處理

在大面積的接地(電)中，常用元器件的腿與其連接，對(duì)連接腿的處理需要進(jìn)行綜合的考慮，就電氣性能而言，元件腿的焊盤(pán)與銅面滿接為好，但對(duì)元件的焊接裝配就存在一些不良隱患如：①焊接需要大功率加熱器。②容易造成虛焊點(diǎn)。所以兼顧電氣性能與工藝需要，做成十字花焊盤(pán)，稱(chēng)之為熱隔離(heat shield)俗稱(chēng)熱焊盤(pán)(Thermal)，這樣，可使在焊接時(shí)因截面過(guò)分散熱而產(chǎn)生虛焊點(diǎn)的可能性大大減少。多層板的接電(地)層腿的處理相同。

12、布線中網(wǎng)絡(luò)系統(tǒng)的作用

在許多CAD系統(tǒng)中，布線是依據(jù)網(wǎng)絡(luò)系統(tǒng)決定的。網(wǎng)格過(guò)密，通路雖然有所增加，但步進(jìn)太小，圖場(chǎng)的數(shù)據(jù)量過(guò)大，這必然對(duì)設(shè)備的存貯空間有更高的要求，同時(shí)也對(duì)象計(jì)算機(jī)類(lèi)電子產(chǎn)品的運(yùn)算速度有極大的影響。而有些通路是無(wú)效的，如被元件腿的焊盤(pán)占用的或被安裝孔、定們孔所占用的等。網(wǎng)格過(guò)疏，通路太少對(duì)布通率的影響極大。所以要有一個(gè)疏密合理的網(wǎng)格系統(tǒng)來(lái)支持布線的進(jìn)行。

標(biāo)準(zhǔn)元器件兩腿之間的距離為0.1英寸(2.54mm),所以網(wǎng)格系統(tǒng)的基礎(chǔ)一般就定為0.1英寸(2.54 mm)或小于0.1英寸的整倍數(shù)，如：0.05英寸、0.025英寸、0.02英寸等。

13、設(shè)計(jì)規(guī)則檢查(DRC)

布線設(shè)計(jì)完成后，需認(rèn)真檢查布線設(shè)計(jì)是否符合設(shè)計(jì)者所制定的規(guī)則，同時(shí)也需確認(rèn)所制定的規(guī)則是否符合印制板生產(chǎn)工藝的需求，一般檢查有如下幾個(gè)方面：

(1)線與線，線與元件焊盤(pán)，線與貫通孔，元件焊盤(pán)與貫通孔，貫通孔與貫通孔之間的距離是否合理，是否滿足生產(chǎn)要求。

(2)電源線和地線的寬度是否合適，電源與地線之間是否緊耦合(低的波阻抗)?在PCB中是否還有能讓地線加寬的地方。

(3)對(duì)于關(guān)鍵的信號(hào)線是否采取了最佳措施，如長(zhǎng)度最短，加保護(hù)線，輸入線及輸出線被明顯地分開(kāi)。

(4)模擬電路和數(shù)字電路部分，是否有各自獨(dú)立的地線。

(5)后加在PCB中的圖形(如圖標(biāo)、注標(biāo))是否會(huì)造成信號(hào)短路。

(6)對(duì)一些不理想的線形進(jìn)行修改。

(7)在PCB上是否加有工藝線?阻焊是否符合生產(chǎn)工藝的要求，阻焊尺寸是否合適，字符標(biāo)志是否壓在器件焊盤(pán)上，以免影響電裝質(zhì)量。

(8)多層板中的電源地層的外框邊緣是否縮小，如電源地層的銅箔露出板外容易造成短路。

14、檢查3W、3H原則

為了減少線間串?dāng)_，應(yīng)保證線間距足夠大，當(dāng)線中心間距不少于3倍線寬時(shí)，則可保持70%的電場(chǎng)不互相干擾，稱(chēng)為3W規(guī)則。如要達(dá)到98%的電場(chǎng)不互相干擾，可使用10W的間距。

(1)時(shí)鐘、復(fù)位、100M以上信號(hào)以及一些關(guān)鍵的總線信號(hào)等與其他信號(hào)線布線必須滿足3W原則，同層和相鄰層無(wú)較長(zhǎng)平行走線，且鏈路上過(guò)孔盡量少。

(2)高速信號(hào)的過(guò)孔數(shù)量問(wèn)題，有些器件指導(dǎo)書(shū)上一般對(duì)高速信號(hào)的過(guò)孔數(shù)量要求比較嚴(yán)格，咨詢互連的原則的是除了必須的管腳fanout過(guò)孔外，嚴(yán)禁在內(nèi)層打多余的過(guò)孔，他們布過(guò)8G的PCIE 3.0的走線，也打過(guò)4個(gè)過(guò)孔，沒(méi)有問(wèn)題。

(3)同層時(shí)鐘及高速信號(hào)中心距需嚴(yán)格滿足3H(H為走線層到回流平面間距);相鄰層的信號(hào)嚴(yán)禁重疊，建議也滿足3H的原則，關(guān)于上述的串?dāng)_問(wèn)題，有工具可以檢查的。

主要是為了防止不同工作頻率的模塊之間的互相干擾，同時(shí)盡量縮短高頻部分的布線長(zhǎng)度。

對(duì)混合電路，也有將模擬與數(shù)字電路分別布置在印制板的兩面，分別使用不同的層布線，中間用地層隔離的方式。

審核編輯：湯梓紅