半導(dǎo)體刻蝕工藝簡述

等離子體均勻性和等離子體位置的控制在未來更加重要。對于成熟的技術(shù)節(jié)點(diǎn)，高的產(chǎn)量、低的成本是與現(xiàn)有生產(chǎn)系統(tǒng)競爭的關(guān)鍵因素。如果可以制造低成本的可靠的刻蝕系統(tǒng)，從長遠(yuǎn)來看，可以為客戶節(jié)省大量費(fèi)用，有可能促使IC制造商取代現(xiàn)有系統(tǒng)發(fā)展低成本的新系統(tǒng)。最關(guān)鍵的是成品率，正常運(yùn)行時(shí)間應(yīng)相同或高于現(xiàn)在的系統(tǒng)，而且產(chǎn)量更高，耗材更低，使生產(chǎn)商可以相信通過一年的系統(tǒng)更新，節(jié)省的運(yùn)作成本可以還清設(shè)備成本。

最近，新材料已被添加到IC芯片制造工藝中，如HKMG和ULK介質(zhì)。這些新材料的刻蝕是刻蝕工藝面臨的挑戰(zhàn)之一。新器件結(jié)構(gòu)，如三維FinFET器件、三維柵器件、垂直結(jié)構(gòu)器件等也被應(yīng)用于先進(jìn)的IC芯片制造。對于三維FinFET器件，單晶硅刻蝕工藝變得越來越具有挑戰(zhàn)性，特別是制作在體硅襯底上的FinFET。對于先進(jìn)的埋字線DRAM,刻蝕工藝需要約1：1的單晶硅和氧化硅刻蝕選擇性。進(jìn)一步提高NAND快閃存儲密度的方法之一是釆用3D堆疊結(jié)構(gòu)（見下圖）。下圖顯示了4層NAND快閃單元用于形成一個(gè)4位快閃存儲器。實(shí)際應(yīng)用中可能需要16位字符。存儲器字符孔刻蝕工藝已經(jīng)非常具有挑戰(zhàn)性了，而且字線接觸孔刻蝕不同深度將更加困難。如硅通孔（TSV）3D封裝工藝也對刻蝕工藝提出了更多的挑戰(zhàn)和機(jī)遇。不同于亞微米和納米級圖形刻蝕工藝，TSV的刻蝕工藝有較大的關(guān)鍵尺寸CD,從50um到5um,而且還需要高的刻蝕速率達(dá)到所需的產(chǎn)量。

本節(jié)內(nèi)容回顧

1.IC芯片封裝時(shí)，需要刻蝕的4種材料是單晶硅、多晶硅、電介質(zhì)（二氧化硅與氮化硅）和金屬（TiN、ALCu、Ti、W和WSi2）。

2.4種主要的刻蝕工藝是硅刻蝕、多晶硅刻蝕、電介質(zhì)刻蝕和金屬刻蝕。

3.濕法刻蝕利用化學(xué)溶液溶解需要刻蝕的材料。

4.干法刻蝕利用化學(xué)氣體，經(jīng)過物理刻蝕、化學(xué)刻蝕或兩種刻蝕技術(shù)的組合方式刻蝕掉襯底表面的材料。

5.濕法刻蝕具有高的選擇性、高的刻蝕速率和低成本。受等向性刻蝕輪廓的限制，濕法刻蝕不能用于圖形尺寸小于3am圖形化刻蝕工藝。

6.濕法刻蝕普遍用于先進(jìn)的半導(dǎo)體工藝中去除薄膜并監(jiān)測電介質(zhì)薄膜的質(zhì)量。

7.等離子體刻蝕工藝中，刻蝕劑注入反應(yīng)室并在等離子體中分解。自由基將擴(kuò)散到界面層并被表面吸收。在等離子體轟擊下，將和表面的原子或分子產(chǎn)生反應(yīng)，產(chǎn)生的揮發(fā)性生成物從表面釋放出來，擴(kuò)散穿過邊界層后，經(jīng)由反應(yīng)室對流作用被抽出。

8.有兩種非等向性刻蝕機(jī)制:損傷機(jī)制和阻絕機(jī)制。電介質(zhì)刻蝕使用損傷機(jī)制，硅、多晶硅和金屬刻蝕使用阻絕刻蝕機(jī)制。

9.電介質(zhì)刻蝕使用氟元素化學(xué)品，經(jīng)常使用CF4.CHF3和AlCF4是主要的刻蝕劑，而CHF’是聚合物，可以用于改善PR和硅的刻蝕選擇性。Ar用于增強(qiáng)離子轟擊。O2能增加刻蝕速率。而玨可以用于改善對PR和硅刻蝕選擇性。

10.對于低左和ULK電介質(zhì)刻蝕，CO可以改善刻蝕工藝的控制。

11.硅刻蝕使用HBr作為刻蝕劑，O2和氟用于側(cè)壁刻蝕。

12.多晶硅可以利用Cl2或SF6刻蝕，被用于改善氧化物的選擇性，而HBr有利于側(cè)壁沉積。

13.金屬刻蝕使用Cl2>BCl3和N2提高側(cè)壁層的鈍化作用。

14.銅金屬化不需要金屬刻蝕工藝，而是需要電介質(zhì)槽形刻蝕。

15.ULK電介質(zhì)刻蝕后的光刻膠去除技術(shù)越來越復(fù)雜，一般使用硬遮蔽層TiN。

審核編輯：湯梓紅