為什么以及如何使用 Efinix FPGA 進行 AI/ML 成像 — 第 1 部分：入門

編者按：FPGA 架構(gòu)的新方法帶來了更細粒度的控制和更大的靈活性，以滿足機器學(xué)習(xí) （ML） 和人工智能 （AI） 的需求。這個由兩部分組成的系列的第 1 部分介紹了 Efinix 的一個這樣的架構(gòu)，以及如何使用開發(fā)板開始使用它。第2部分討論開發(fā)板與外部設(shè)備和外設(shè)（如相機）的接口。

FPGA 在許多應(yīng)用中發(fā)揮著關(guān)鍵作用，從工業(yè)控制和安全到機器人、航空航天和汽車。由于可編程邏輯內(nèi)核的靈活性和廣泛的接口能力，F(xiàn)PGA 的一個不斷增長的用例是在部署 ML 推理時的圖像處理。FPGA 非常適合實現(xiàn)具有多個高速攝像頭接口的解決方案。此外，F(xiàn)PGA 還支持在邏輯中實現(xiàn)專用處理流水線，從而消除與基于 CPU 或 GPU 的解決方案相關(guān)的瓶頸。

然而，對于許多開發(fā)人員來說，他們的應(yīng)用需要更多的 ML/AI 功能以及更細粒度的控制或路由和邏輯，超出了具有組合邏輯塊 （CLB） 的經(jīng)典 FPGA 架構(gòu)所能提供的。FPGA架構(gòu)的新方法解決了這些問題。例如，Efinix的Quantum架構(gòu)使用可互換邏輯和路由（XLR）模塊。

本文討論了Efinix FPGA架構(gòu)的主要特性和屬性，重點介紹了其AI/ML功能并介紹了實際實現(xiàn)。然后，本文討論了開發(fā)人員可用于快速開始下一個 AI/ML 成像設(shè)計的開發(fā)板和相關(guān)工具。

Efinix FPGA 器件

Efinix目前提供兩個設(shè)備系列。它最初推出了Trion系列，該系列提供從4000（4K）到120K邏輯元件（LE）的邏輯密度，并使用中芯國際40LL工藝制造。最新的器件系列鈦系列提供從35K到1萬（1M）邏輯元件的邏輯密度，并在非常流行的臺積電16納米（nm）節(jié)點上制造。

這兩種產(chǎn)品都基于昆騰架構(gòu)，這在FPGA世界中是獨一無二的。標準FPGA架構(gòu)基于CLB，在最簡單的層面上，CLB包含一個查找表（LUT）和觸發(fā)器。CLB 實現(xiàn)邏輯方程，然后通過路由互連。Efinix的量子架構(gòu)通過XLR塊擺脫了不同的邏輯和路由塊。

XLR 模塊的獨特之處在于，它可以配置為具有 LUT、寄存器和加法器或路由矩陣的邏輯單元。此方法提供了一個更細粒度的體系結(jié)構(gòu)，可提供路由靈活性，使邏輯繁重或路由繁重的實現(xiàn)能夠?qū)崿F(xiàn)所需的性能。

作為最新的產(chǎn)品系列，鈦金屬器件為開發(fā)人員提供了最先進的功能（圖 2）。與 XLR 內(nèi)核一起，它們提供多千兆位串行鏈路，其運行速度為 16 Gbps 或 25.8 Gbps，具體取決于所選設(shè)備。這些千兆位鏈路對于實現(xiàn)片上和片外的高速數(shù)據(jù)傳輸至關(guān)重要。

鈦器件還提供廣泛的輸入/輸出 （I/O） 接口功能，可分為通用 I/O （GPIO），并且可以支持單端 I/O 標準，例如 3.3 伏、2.5 伏和 1.8 伏的低壓 CMOS （LVCMOS）。

對于高速和差分接口，鈦金器件提供高速I/O （HSIO），支持單端I/O標準，如1.2伏、1.5伏的LVCMOS，以及SSTL和HSTL。HSIO 支持的差分 I/O 標準包括低壓差分信號 （LVDS）、差分 SSTL 和 HSTL。

現(xiàn)代FPGA還需要緊密耦合的高帶寬存儲器，用于存儲圖像處理應(yīng)用的圖像幀，信號處理的樣本數(shù)據(jù)，當(dāng)然還有運行FPGA中實現(xiàn)的處理器的操作系統(tǒng)和軟件。鈦合金系列器件能夠與動態(tài)數(shù)據(jù)速率四（DDR4）和低功耗DDR4（x）（LPDDR4（x））接口。根據(jù)所選的確切鈦金設(shè)備，總線寬度支持為 x32 （J） 或 x16 （M），而某些設(shè)備不支持 LPDDR4 （L）。

鈦FPGA基于SRAM，需要配置存儲器，器件配置由主/從串行外設(shè)互連（SPI）或JTAG執(zhí)行。為了確保這種配置方法的安全，鈦FPGA使用比特流的AES GCM加密，以及AES GCM和RSA-4096來提供比特流身份驗證。由于 FPGA 部署在惡意行為者可以訪問和操縱其行為的邊緣，因此需要這樣的強大安全性。

開發(fā)板介紹

開發(fā)板是FPGA評估過程的關(guān)鍵要素，因為它們可用于探索器件和原型應(yīng)用的功能，從而有助于降低整體風(fēng)險。第一個可用于評估鈦 FPGA 并開始原型設(shè)計應(yīng)用的開發(fā)板是 Ti180 M484（圖 3）。該板具有一個FPGA夾層卡（FMC）連接器和四個Samtec QSE連接器。

該開發(fā)板安裝的 Ti180 FPGA 提供 172K XLR 單元、32 個全局時鐘、640 個數(shù)字信號處理 （DSP） 元件和 13 兆位 （Mbit） 嵌入式 RAM。DSP 元件能夠?qū)崿F(xiàn)定點 18 x 19 乘法和 48 位乘法。此 DSP 還可以針對在雙通道或四通道配置中運行的單指令多數(shù)據(jù) （SIMD） 操作進行優(yōu)化。DSP 元素也可以配置為執(zhí)行浮點運算。

與大多數(shù)開發(fā)板一樣，Ti180 開發(fā)板提供簡單的 LED 和按鈕。然而，它的真正力量在于它的接口能力。Ti180 開發(fā)板提供低引腳數(shù) FMC 連接器，可連接各種外設(shè)。由于FMC卡是一種廣泛使用的標準，因此有許多FMC卡可以連接高速模數(shù)轉(zhuǎn)換器（ADC）、數(shù)模轉(zhuǎn)換器（DAC）、網(wǎng)絡(luò)和存儲器/ 存儲解決方案。

除了FMC連接外，該板還提供四個Samtec QSE連接器，使開發(fā)人員能夠添加擴展卡。這些 QSE 連接器用于提供 MIPI 輸入和輸出，每個 QSE 連接器提供 MIPI 輸入或輸出。

Ti180 板還提供 256 Mbits 的 LPDDR4，以支持圖像或信號處理應(yīng)用所需的高性能存儲器。此外，該開發(fā)板還提供一系列 25、33.33、50 和 74.25 MHz 時鐘選項，可與器件鎖相環(huán) （PLL） 配合使用，以產(chǎn)生不同的內(nèi)部頻率。

在開發(fā)過程中，在電路板上實時重新編程和調(diào)試的能力至關(guān)重要，需要JTAG連接，JTAG通過USB-C接口在板上提供。還提供兩個 256 Mbit NOR 閃存器件形式的非易失性存儲器，可用于演示配置解決方案。

該板由包裝盒隨附的 12 伏通用電源適配器供電。還包括FMC到QSE的分線，以及用于HDMI，以太網(wǎng)，MIPI和LVDS的基于QSE的擴展卡。為了演示 Ti180 圖像處理能力，還提供了一張雙 RPI 子卡和兩張 IMX477 相機卡。

軟件環(huán)境

針對 Ti180 開發(fā)板實現(xiàn)設(shè)計使用 Efinix 軟件 Efinity。該軟件能夠通過合成、放置和路由生成比特流。它還為開發(fā)人員提供知識產(chǎn)權(quán) （IP） 模塊、時序分析和片上調(diào)試。

請注意，需要開發(fā)板才能訪問Efinity軟件。但是，與其他供應(yīng)商不同，該工具沒有需要額外許可的不同版本。

在Efinity中，將針對所選設(shè)備創(chuàng)建新項目。然后可以將 RTL 文件添加到項目中，并為時序和 I/O 設(shè)計創(chuàng)建約束。在Efinity中，開發(fā)人員還可以利用HSIO，GPIO和專用I / O實現(xiàn)I / O設(shè)計。

FPGA 設(shè)計的一個關(guān)鍵要素是利用 IP，尤其是對于復(fù)雜的 IP，如 AXI 互連、內(nèi)存控制器和軟核處理器。Efinity為開發(fā)人員提供了一系列可用于加速設(shè)計過程的IP模塊。

雖然 FPGA 在實現(xiàn)并行處理結(jié)構(gòu)方面非常出色，但許多 FPGA 設(shè)計都包含軟核處理器。這些提供了實現(xiàn)順序處理（如網(wǎng)絡(luò)通信）的能力。為了在Efinix設(shè)備中部署軟核處理器，Efinity提供了Sapphire片上系統(tǒng)（SoC）配置工具。Sapphire 允許開發(fā)人員定義一個多處理器系統(tǒng)，該系統(tǒng)具有跨多個處理器的緩存和緩存一致性，以及運行嵌入式 Linux 操作系統(tǒng)的能力。在 Sapphire 中，開發(fā)人員可以在一到四個軟核處理器之間進行選擇。

正在實現(xiàn)的軟核處理器是VexRiscV軟CPU，它基于RISC-V指令集架構(gòu)。VexRiscV 處理器是一種 32 位實現(xiàn)，具有流水線擴展并提供可配置的功能集，使其成為在 Efinix 設(shè)備中實現(xiàn)的理想選擇?？蛇x配置包括乘法器、原子指令、浮點擴展和壓縮指令。根據(jù) SoC 系統(tǒng)的配置，性能范圍在 0.86 到 1.05 DMIPS/MHz 之間。

一旦在Efinix設(shè)備中設(shè)計和實現(xiàn)了硬件環(huán)境，就可以使用Ashling RiscFree IDE開發(fā)應(yīng)用軟件。Ashling RiscFree是一個基于Eclipse的IDE，它支持創(chuàng)建和編譯應(yīng)用程序軟件，以及在部署之前對目標進行調(diào)試以微調(diào)應(yīng)用程序。

如果正在開發(fā)嵌入式Linux解決方案，則提供所有必要的引導(dǎo)工件，包括第一階段引導(dǎo)加載程序，OpenSBI，U-Boot和使用Buildroot的Linux?；蛘?，如果需要實時解決方案，開發(fā)人員可以使用 FreeRTOS。

人工智能實施

基于RISC-V軟核操作的是Efinix的AI實現(xiàn)。這利用了RISC-V處理器的自定義指令功能來實現(xiàn)TensorFlow Lite解決方案的加速。RISC-V處理器的使用還使用戶能夠創(chuàng)建自定義指令，這些指令可用作AI推理之后的預(yù)處理或后處理的一部分，從而創(chuàng)建響應(yīng)速度更快、確定性更強的解決方案。

要開始實施 AI，第一步是探索 Efinix 模型動物園，這是一個針對其終端技術(shù)優(yōu)化的 AI/ML 模型庫。對于使用Efinix設(shè)備的開發(fā)人員，可以訪問模型動物園，并使用Jupyter Notebooks或Google Colab訓(xùn)練網(wǎng)絡(luò)。一旦網(wǎng)絡(luò)經(jīng)過訓(xùn)練，就可以使用TensorFlow Lite轉(zhuǎn)換器將其從浮點模型轉(zhuǎn)換為量化模型。

一旦采用TensorFlow Lite格式，Efinix的tinyML加速器可用于在RISC-V解決方案上創(chuàng)建可部署的解決方案。tinyML 生成器使開發(fā)人員能夠自定義加速器實現(xiàn)并生成項目文件。以這種方式部署時，加速范圍可能在 4 倍到 200 倍之間，具體取決于所選的架構(gòu)和自定義。

結(jié)論

Efinix 器件憑借其獨特的 XLR 架構(gòu)為開發(fā)人員提供了靈活性。該工具鏈不僅能夠?qū)崿F(xiàn) RTL 設(shè)計，還可以實現(xiàn)部署軟核 RISC-V 處理器的復(fù)雜 SoC 解決方案。在軟核 SoC 之上構(gòu)建的是一種 AI/ML 解決方案，支持部署 ML 推理。

審核編輯黃宇