PCB信號(hào)完整性設(shè)計(jì)和測(cè)試應(yīng)用

高頻高速電子產(chǎn)品的快速發(fā)展需要PCB具有高性能的系統(tǒng)結(jié)構(gòu)，而不僅是有支撐作用的電子元器件。目前的電子系統(tǒng)設(shè)計(jì)普遍信號(hào)頻率高于100 MHz，用來(lái)進(jìn)行信號(hào)傳輸?shù)母哳l高速印刷電路板也越來(lái)越容易受到信號(hào)完整性問(wèn)題的影響。信號(hào)傳輸過(guò)程更容易出現(xiàn)反射、串?dāng)_等信號(hào)完整性問(wèn)題，且頻率越高、傳輸速率越快，信號(hào)損耗越嚴(yán)重，如何降低信號(hào)在傳輸過(guò)程中的損耗、保證信號(hào)完整性是高頻高速PCB發(fā)展中的巨大挑戰(zhàn)。高頻時(shí)代PCB產(chǎn)品的信號(hào)完整性由PCB原材料和PCB設(shè)計(jì)產(chǎn)品兩部分來(lái)提升。PCB材料的電性能可以通過(guò)測(cè)試介質(zhì)層的介電常數(shù)、介質(zhì)損耗以及導(dǎo)體銅箔粗糙度值來(lái)衡量;PCB產(chǎn)品的電性能主要通過(guò)測(cè)試阻抗和插入損耗(傳輸損耗)來(lái)衡量。主要介紹PCB原材料介質(zhì)層的介電常數(shù)、介質(zhì)損耗和導(dǎo)體銅箔粗糙度測(cè)試以及PCB產(chǎn)品阻抗、插入損耗設(shè)計(jì)和測(cè)試應(yīng)用。

5G、物聯(lián)網(wǎng)以及無(wú)人駕駛技術(shù)都處于高速發(fā)展階段，需要在高頻高速條件下傳輸信號(hào)。PCB(Printed Circuit Board，印制電路板)系統(tǒng)需要成為具有高性能的系統(tǒng)結(jié)構(gòu)，而不再僅是起支撐作用的電子元器件。目前，電子系統(tǒng)設(shè)計(jì)普遍信號(hào)頻率高于100 MHz，用來(lái)進(jìn)行信號(hào)傳輸?shù)母哳l高速印刷電路板也越來(lái)越容易受到信號(hào)完整性問(wèn)題的影響。信號(hào)傳輸過(guò)程更容易出現(xiàn)反射、串?dāng)_等信號(hào)完整性問(wèn)題，且頻率越高、傳輸速率越快，信號(hào)損耗越嚴(yán)重，如何降低信號(hào)在傳輸過(guò)程中的損耗、保證信號(hào)完整性是高頻高速PCB發(fā)展中的巨大挑戰(zhàn)。

高頻時(shí)代PCB產(chǎn)品的信號(hào)完整性電性能從PCB原材料和PCB設(shè)計(jì)產(chǎn)品兩部分來(lái)提升。PCB材料的電性能可以通過(guò)測(cè)試介質(zhì)層的介電常數(shù)( D k )、介質(zhì)損耗( D f )以及導(dǎo)體銅箔粗糙度值來(lái)衡量;PCB產(chǎn)品的電性能主要通過(guò)測(cè)試阻抗和插入損耗(傳輸損耗)來(lái)衡量。

本文主要介紹PCB原材料介質(zhì)層的介電常數(shù)、介質(zhì)損耗和導(dǎo)體銅箔粗糙度測(cè)試以及PCB產(chǎn)品阻抗、插入損耗設(shè)計(jì)和測(cè)試應(yīng)用。

1 PCB原材料介質(zhì)層的參數(shù)介紹與測(cè)試

1.1 PCB原材料介質(zhì)層的 D k 、 D f 及其測(cè)試

1.1.1 介電常數(shù)( D k )、介質(zhì)損耗( D f )

介電常數(shù)：材料如果在受到外部電場(chǎng)作用時(shí)能夠儲(chǔ)存電能，就稱為“電介質(zhì)”。比如說(shuō)，電容可以存儲(chǔ)電荷，而當(dāng)電容平板中間填充有介質(zhì)時(shí)，存儲(chǔ)的電荷會(huì)更多。介電常數(shù)越大，儲(chǔ)存的電荷就越多，阻礙信號(hào)傳輸能力越大。

介質(zhì)損耗：絕緣材料或電介質(zhì)在交變電場(chǎng)中，由于介質(zhì)電導(dǎo)和介質(zhì)極化的滯后效應(yīng)，使電介質(zhì)內(nèi)流過(guò)的電流相量和電壓相量之間產(chǎn)生一定的相位差，即形成一定的相角，此相角的正切值即損耗因子 D f ，由介質(zhì)電導(dǎo)和介質(zhì)極化的滯后效應(yīng)引起的能量損耗叫做介質(zhì)損耗，也就是說(shuō)， D f 越高，介質(zhì)電導(dǎo)和介質(zhì)極化滯后效應(yīng)越明顯，電能損耗或信號(hào)損失越多，是電介質(zhì)損耗電能能力的表征物理量，也是絕緣材料損失信號(hào)能力的表征物理量。因此，PCB材料介質(zhì)層的 D k ， D f 越低，制作出的PCB產(chǎn)品插入損耗越低。

1.1.2 SPDR(Split Post Dielectric Resonator)法測(cè)試 D k 、 D f

測(cè)試高頻材料電性能特性的方法很多，有傳輸線法、自由空間法、同軸探針?lè)ê椭C振腔法，其中諧振腔法是最適合用于低損耗材料的測(cè)試。SPDR就是其中一種分離介質(zhì)諧振腔法，是單頻點(diǎn)的低損耗測(cè)試方法。SPDR的結(jié)構(gòu)使用了極低損失的介電材料，使其能夠建立具有更高 Q 因數(shù)且熱穩(wěn)定性優(yōu)于傳統(tǒng)全金屬腔體的諧振器。SPDR的主要優(yōu)勢(shì)是：

1)較之傳輸反射法具有出色精度;

2)能夠測(cè)試低損耗材料(傳輸反射技術(shù)無(wú)法測(cè)試損耗較低的材料);

3)不需要特殊的樣本制備，可對(duì)基片和介質(zhì)層進(jìn)行方便、快速的無(wú)損測(cè)試。

SPDR法是無(wú)損測(cè)試方法，通過(guò)測(cè)定共振器內(nèi)插入介質(zhì)層前后的共振頻率和 Q 值的變化量，測(cè)試 D k 和D f 值，測(cè)試夾具與測(cè)試原理如圖1所示。不同頻率使用不同的共振器目前提供的SPDR夾具可從1.1 GHz覆蓋到15 GHz。

圖1 趨膚深度與頻率的關(guān)系1.2 導(dǎo)體銅箔粗糙度的測(cè)試

1.2.1 導(dǎo)體銅箔趨膚效應(yīng)

在高頻高速條件下，信號(hào)傳輸越來(lái)越集中于導(dǎo)體“表層”，即趨膚效應(yīng)(Skin Effect)。當(dāng)頻率達(dá)1 GHz時(shí)，其信號(hào)在導(dǎo)體表面的趨膚深度僅為2.10 μm;當(dāng)信號(hào)傳輸頻率提高到10 GHz時(shí)，其信號(hào)在導(dǎo)體表面的趨膚深度為0.66 μm;而在毫米波頻段(>30 GHz)，趨膚深度進(jìn)一步降低至0.40 μm以下(如圖1所示)。如果導(dǎo)體表面粗糙度大于趨膚深度時(shí)，信號(hào)傳輸僅在粗糙度的厚度范圍內(nèi)進(jìn)行，使傳輸信號(hào)的駐波、反射越來(lái)越嚴(yán)重，并導(dǎo)致信號(hào)傳輸路徑變長(zhǎng)，增加傳輸損耗(如圖2所示)，信號(hào)在導(dǎo)體表面粗糙度低于趨膚深度時(shí)，傳輸路徑短，降低傳輸損耗(如圖3所示)。因此，導(dǎo)體銅箔粗糙度越低，制作出的PCB產(chǎn)品插入損耗(傳輸損耗)越低。

圖2 信號(hào)在粗糙度大的銅箔表面?zhèn)鬏?/p>

圖3 信號(hào)在粗糙度低的銅箔表面?zhèn)鬏?/p>

1.2.2 粗糙度測(cè)試

常規(guī)粗糙度的測(cè)試參數(shù)有：

1)線粗糙度：R a ， R z， R q ;

2)面粗糙度：S a ， S z ， S q ， S dr 。

R a ， R z， R q 和 S a ， S z ， S q 粗糙度的定義同常規(guī)粗糙度的定義，這里需要特別強(qiáng)調(diào)的是 S dr 粗糙度。

S dr 是界面擴(kuò)展面積比，定義區(qū)域的擴(kuò)展面積(表面積)表示相對(duì)于定義區(qū)域的面積增大了多少。如圖4所示，其計(jì)算公式為：

圖4 S dr 的定義圖

為什么要測(cè) S dr ?如圖5所示，樣品1與樣品2測(cè)量的 S a 值相同，測(cè)量 S dr 后可以發(fā)現(xiàn)樣品2表面粗糙度較大。

圖5 相同 S a 值樣品的 S dr 不同

2 PCB產(chǎn)品阻抗設(shè)計(jì)和測(cè)試應(yīng)用

2.1 PCB產(chǎn)品阻抗設(shè)計(jì)

2.1.1 微帶線(Micro-strip)和帶狀線(Stripline)的設(shè)計(jì)如圖6所示，微帶線(Micro-strip)是一種分布于電路板外層的傳輸線，通過(guò)介電材料與單個(gè)接地平面分離。微帶線設(shè)計(jì)特點(diǎn)為：

1)電場(chǎng)穿透兩種不同的介質(zhì)層，較難控制阻抗;

2)空氣的介電常數(shù)較PCB為低，所以整體微帶線的介電常數(shù)較低;

3)受控阻抗走線的寬度較寬;

4)因?yàn)樵赑CB的表面，所以較易受外界干擾。

圖6 微帶線

如圖7所示，帶狀線(Stripline)是由介電材料包圍的傳輸線，介于PCB內(nèi)層兩個(gè)接地平面之間。帶狀線設(shè)計(jì)特點(diǎn)為：

1)電場(chǎng)只在PCB范圍內(nèi)，較易控制阻抗;

2)介電常數(shù)較高;

3)受控阻抗走線的寬度要小于微帶線中相同阻抗下走線的的寬度，這是因?yàn)橛械诙€(gè)接地面的存在，這些更小的走線寬度可以實(shí)現(xiàn)更高的布線密度;

4)因?yàn)樵赑CB的里面，所以不易受干擾。

圖7 帶狀線

因此，做樣品設(shè)計(jì)時(shí)，推薦使用帶狀線設(shè)計(jì)，阻抗易于控制且抗外界干擾能力更強(qiáng)。

2.1.2 單分和差分設(shè)計(jì)

對(duì)于帶狀線，差分匹配好就不存在遠(yuǎn)端噪聲。與單分信號(hào)相比，差分信號(hào)在信號(hào)完整性方面有很多優(yōu)勢(shì)。比如有更好的抗噪聲能力，對(duì)衰減不敏感，在高頻電路設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛，電路中關(guān)鍵的信號(hào)往往都要采用差分結(jié)構(gòu)設(shè)計(jì)，如圖8和圖9所示。

圖8 單分(單根走線)

圖9 差分(雙根走線)

2.2 PCB產(chǎn)品阻抗測(cè)試2.2.1 阻抗控制

為了使電路板走向高密度、小體積及單一零件趨勢(shì)，多層板組裝高速零件時(shí)，訊號(hào)線的“特性阻抗”必須控制在一定范圍內(nèi)，使高頻信號(hào)順利傳輸，以減少線路傳輸阻力、反射、失真、干擾等問(wèn)題，此種品質(zhì)要求稱為“阻抗控制”(一般單分阻抗控制在50 Ω，差分阻抗控制在100 Ω)。

2.2.2 阻抗測(cè)試

阻抗測(cè)試設(shè)備有3種類(lèi)型：1)阻抗測(cè)試儀;2)示波器;3)網(wǎng)絡(luò)分析儀。

阻抗測(cè)試設(shè)備帶寬頻率越高，其組成的階躍信號(hào)上升寬度越窄，阻抗測(cè)試精度越高。

3 PCB產(chǎn)品插入損耗設(shè)計(jì)和測(cè)試應(yīng)用

3.1 PCB產(chǎn)品插入損耗設(shè)計(jì)

3.1.1 高頻產(chǎn)品走線設(shè)計(jì)

低頻時(shí)玻纖布對(duì)PCB的電氣性能影響較小，可以認(rèn)為介質(zhì)是均勻的，但高頻時(shí)，介質(zhì)層局部特性將會(huì)對(duì)PCB的電氣特性有很大影響。因?yàn)椴＠w布的相對(duì)介電常數(shù)和環(huán)氧樹(shù)脂存在較大差異(環(huán)氧樹(shù)脂約為3，玻纖布約為6)，所以板面不同位置的介電常數(shù)存在差異，從而導(dǎo)致板面不同位置阻抗的差異。同時(shí)，同一阻抗線，由于位置不同，介電常數(shù)也不均勻，對(duì)于差分的影響更為明顯，如圖10和圖11所示。針對(duì)上述現(xiàn)象，可能的一些解決方式為：

1)走線避開(kāi)玻纖束的編織間距;

2)差分走線間距正好避開(kāi)玻纖束的編織間距;

3)之字形走線;

4)帶一定角度(一般15°角度傾斜)的走線;

5)設(shè)計(jì)人員旋轉(zhuǎn)設(shè)計(jì);

6)PCB廠家旋轉(zhuǎn)基板;

7)使用高端基板材料;

8)使用更緊密的玻纖材料(玻纖束編織間距小)。

圖10 不正確的高頻走線

圖11 正確的高頻走線

3.1.2 去嵌入設(shè)計(jì)

如圖12所示，為了消除測(cè)試誤差和過(guò)孔影響，設(shè)計(jì)三條不同長(zhǎng)度的傳輸線，一般設(shè)計(jì)傳輸線線長(zhǎng)分別為2英寸(1英寸=25.4 mm)、5英寸、10英寸。通過(guò)利用鄰近的長(zhǎng)短二組線路分別測(cè)試插損。二組數(shù)據(jù)相減除以長(zhǎng)度差異即可知純線路的插損值，可以比較兩組插損數(shù)據(jù)對(duì)比的差異值，來(lái)判定此次測(cè)試插損的精準(zhǔn)性。即結(jié)構(gòu)A、B、C的插損值都為各自傳輸線插損值與過(guò)孔插損值的和。

圖12 去嵌入設(shè)計(jì)

每英寸傳輸線插損值為：

每結(jié)構(gòu)分成傳輸線插損值為：

若兩組傳輸線插損值

10%，則說(shuō)明此次測(cè)試插損值精準(zhǔn)性正常。

3.1 PCB產(chǎn)品插入損耗測(cè)試3.1.1 插入損耗

指輸出端口的輸出功率與輸入端口的輸入功率之比。

定義為：

式中：P i 為輸入到輸入端口的功率;P o 為從輸出端口接收到的功率。

3.2.2 信號(hào)完整性

為了滿足信號(hào)完整性，測(cè)試電性能插損之前，先要測(cè)試產(chǎn)品阻抗匹配到50 Ω或100 Ω，這個(gè)和測(cè)試電性能Loss(損耗)儀器設(shè)計(jì)有關(guān)，測(cè)試電性能Loss儀器一般都是采購(gòu)單端50 Ω，差分100 Ω的設(shè)計(jì)。產(chǎn)品的阻抗與儀器端口阻抗匹配時(shí)，測(cè)試端口幾乎沒(méi)有反射，測(cè)試插入損耗準(zhǔn)確(如圖13所示);如果產(chǎn)品的阻抗與儀器端口阻抗不匹配及失配的狀態(tài)下，就會(huì)導(dǎo)致測(cè)試插入損耗時(shí)測(cè)試端口反射嚴(yán)重，導(dǎo)致測(cè)試插入損耗誤差大，測(cè)試結(jié)果不準(zhǔn)確(如圖14所示)。

圖13 信號(hào)完整性完好

圖14 信號(hào)完整性惡化

3.2.3 插入損耗測(cè)試

常用的插入損耗測(cè)試方法有探針臺(tái)法、PLTS-AFR法和Delta-L法。表1是這3種測(cè)試方法的介紹。

表1 三種插入損耗測(cè)試方法

4 結(jié)論

本文簡(jiǎn)述了高頻時(shí)代PCB產(chǎn)品的信號(hào)完整性電性能的測(cè)試。主要內(nèi)容包括：1)PCB原材料介質(zhì)層的D k 、 D f 以及導(dǎo)體銅箔粗糙度測(cè)試方法，可以直接評(píng)估高頻原材料的電性能，可以指導(dǎo)工廠選擇最優(yōu)電性能的PCB原材料;2)PCB產(chǎn)品的阻抗與插入損耗設(shè)計(jì)與測(cè)試方法，介紹了如何通過(guò)阻抗設(shè)計(jì)匹配提高插入損耗測(cè)試精度，以及根據(jù)市場(chǎng)需求、測(cè)試頻率、操作方便性、測(cè)試精度選擇什么類(lèi)型的插入損耗測(cè)試夾具作為測(cè)試參考。

作者：房蘭霞 來(lái)源：電子工藝技術(shù)

審核編輯：湯梓紅