0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何實(shí)現(xiàn)高速連接器信號完整性分析?

Xpeedic ? 來源:Xpeedic ? 2023-05-29 14:10 ? 次閱讀

前言

隨著5G、AI、云計(jì)算、數(shù)據(jù)中心以及高性能計(jì)算等技術(shù)的興起,互連系統(tǒng)中數(shù)據(jù)傳輸帶寬逐漸增加,連接器作為整個互連系統(tǒng)的關(guān)鍵器件,對提高互連系統(tǒng)傳輸帶寬至關(guān)重要,也是整個系統(tǒng)的傳輸瓶頸。對高速連接器實(shí)現(xiàn)3D建模與分析,提取S參數(shù),準(zhǔn)確分析其插入損耗、回波損耗、串?dāng)_等信號完整性性能,可有效提高連接器的傳輸性能,從而提升整個互連系統(tǒng)的傳輸能力。

本文主要使用芯和半導(dǎo)體Hermes平臺演繹了“怎樣對高速連接器與PCB進(jìn)行3D建模和電磁分析,優(yōu)化其信號完整性,從而提升高速連接器的傳輸能力?!?/p>

Hermes平臺簡介

芯和半導(dǎo)體的Hermes平臺中集成有Layered、3D與X3D三大流程,分別應(yīng)用于不同的業(yè)務(wù)場景:

Layered流程主要針對各類封裝、PCB和封裝+PCB協(xié)同仿真流程,支持導(dǎo)入多種格式的Layout設(shè)計(jì)文件,包括Cadence的.mcm/.sip/.brd、ODB++以及GDS文件,同時提供了Lead Frame流程,可導(dǎo)入DXF文件進(jìn)行建模;

3D流程主要針對純3D結(jié)構(gòu)建模與仿真,支持導(dǎo)入SAT/STP格式文件進(jìn)行建模仿真,支持SAT/STP文件與Layout設(shè)計(jì)文件協(xié)同建模與仿真,支持用戶自定義3D模型進(jìn)行建模仿真;

X3D流程主要用于抽取3D模型的RLGC寄生參數(shù)。

Hermes 3D模塊高速連接器

與PCB協(xié)同建模仿真流程介紹

1.連接器SAT模型與PCB模型導(dǎo)入

本次應(yīng)用案例主要使用Hermes 3D流程創(chuàng)建QSFP28連接器與PCB的聯(lián)合模型進(jìn)行電磁仿真,抽取S參數(shù)來分析連接器性能。

首先,在菜單欄選中Project->3D,創(chuàng)建Hermes 3D工程,如圖1。

104bc302-fc2a-11ed-90ce-dac502259ad0.png

圖 1

創(chuàng)建Hermes 3D流程

接著,在菜單欄選中Model->SAT,如圖2,選中SAT文件,導(dǎo)入QSFP28連接器模型,在圖3中進(jìn)行SAT文件配置。

106884f6-fc2a-11ed-90ce-dac502259ad0.png

圖2

導(dǎo)入SAT文件

107458a8-fc2a-11ed-90ce-dac502259ad0.png

圖 3

SAT配置界面

如下①~⑥條是對SAT配置界面進(jìn)行說明:

導(dǎo)入預(yù)覽界面可以在左側(cè)視圖中旋轉(zhuǎn)查看;

Part列是識別到的所有結(jié)構(gòu)體的名稱;

Material列是根據(jù)結(jié)構(gòu)的所屬材料進(jìn)行顯示,后續(xù)導(dǎo)入結(jié)構(gòu)會按照此材料類型進(jìn)行分類顯示;

Model列可以控制導(dǎo)入的模型,不勾選即不導(dǎo)入,重復(fù)點(diǎn)擊model,可以控制所有結(jié)構(gòu)勾選或不勾選的狀態(tài);

Visibility列控制左側(cè)界面中單個結(jié)構(gòu)體的顯隱;

點(diǎn)擊OK,完成此次模型導(dǎo)入。

接下來,導(dǎo)入PCB模型,在Project Manager窗口選中連接器模型,右鍵點(diǎn)擊Attach加載PCB模型,如圖4,PCB模型在Hermes Layerd流程處理之后導(dǎo)出成SAT模型,此處導(dǎo)入的SAT模型與上述導(dǎo)入的流程一致,此處不在贅述。

10870426-fc2a-11ed-90ce-dac502259ad0.png

圖4

加載PCB模型

2.幾何圖形的材料設(shè)置

連接器與PCB模型導(dǎo)入之后,顯示如圖5,選中具體幾何圖形設(shè)置材料,如圖6。

10957150-fc2a-11ed-90ce-dac502259ad0.png

圖5

連接器模型與PCB模型導(dǎo)入

10b72d2c-fc2a-11ed-90ce-dac502259ad0.png

圖6

模型材料設(shè)置

3.連接器與PCB模型裝配

在Hermes 3D模塊中可以使用Move功能將連接器模型與PCB模型進(jìn)行移動和裝配,實(shí)現(xiàn)連接器與PCB的聯(lián)合建模,如圖7。

10c717fa-fc2a-11ed-90ce-dac502259ad0.png

圖7

連接器與PCB模型裝配

4.邊界條件及端口設(shè)置

Hermes 3D流程中支持輻射邊界條件、PEC邊界條件、RLC邊界條件和PML邊界條件等多種邊界條件。此案例中,使用輻射邊界條件,在Project Manager窗口右鍵點(diǎn)擊Boundary->Add Airbox來添加輻射邊界,如圖8。

10e0e5ae-fc2a-11ed-90ce-dac502259ad0.png

圖8

添加輻射邊界條件

在Hermes 3D中支持多種端口類型,如圖9,用戶可以自定義各種類型的端口。

10fe7c68-fc2a-11ed-90ce-dac502259ad0.png

圖9

端口類型

5.求解條件設(shè)置

設(shè)置求解條件,如圖10,Hermes具備Adaptive和Balance兩種網(wǎng)格剖分策略:

Adaptive模式會根據(jù)計(jì)算的實(shí)際需要動態(tài)改變計(jì)算區(qū)域內(nèi)的網(wǎng)格結(jié)構(gòu),在電磁場變化劇烈的計(jì)算區(qū)域,采用空間尺度較小的精細(xì)網(wǎng)格予以計(jì)算,在電磁場變化緩慢的區(qū)域,采用空間尺度較大的粗網(wǎng)格來計(jì)算,從而提高計(jì)算精度和計(jì)算效率。

Balance模式不參與求解器迭代,求解效率較高,適用于設(shè)計(jì)前期或者大尺模型計(jì)算求解。

勾選“Auto MPI”,求解器會自動調(diào)用MPI模塊加速求解器計(jì)算效率。

1122c398-fc2a-11ed-90ce-dac502259ad0.png

圖10

求解條件

6.查看仿真結(jié)果

仿真完成以后,在Project Manager窗口點(diǎn)擊Results,查看網(wǎng)格與S參數(shù),如圖11。

113e843e-fc2a-11ed-90ce-dac502259ad0.png11541b14-fc2a-11ed-90ce-dac502259ad0.png

圖11

查看網(wǎng)格及S參數(shù)

總結(jié)

本文主要介紹了如何在Hermes平臺中導(dǎo)入連接器的SAT模型與PCB完成聯(lián)合建模,如何快捷編輯材料、邊界條件、端口等屬性,再利用Hermes的自適應(yīng)網(wǎng)格剖分技術(shù)與有限元算法實(shí)現(xiàn)連接器與PCB的協(xié)同EM仿真,提取S參數(shù),最終實(shí)現(xiàn)分析與優(yōu)化連接器的信號完整性,提升連接器的傳輸速率。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4307

    文章

    22851

    瀏覽量

    394827
  • 連接器
    +關(guān)注

    關(guān)注

    98

    文章

    14053

    瀏覽量

    135683
  • 信號完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1388

    瀏覽量

    95288
  • 5G
    5G
    +關(guān)注

    關(guān)注

    1351

    文章

    48257

    瀏覽量

    562458
  • 高速連接器
    +關(guān)注

    關(guān)注

    3

    文章

    22

    瀏覽量

    12054

原文標(biāo)題:【應(yīng)用案例】如何實(shí)現(xiàn) “高速連接器信號完整性分析”?

文章出處:【微信號:Xpeedic,微信公眾號:Xpeedic】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    高速信號的電源完整性分析

    高速信號的電源完整性分析在電路設(shè)計(jì)中,設(shè)計(jì)好一個高質(zhì)量的高速PCB板,應(yīng)該從信號
    發(fā)表于 08-02 22:18

    什么是電源和信號完整性?

    首先我們定義下什么是電源和信號完整性信號完整性 信號完整性(SI)
    發(fā)表于 12-30 06:33

    高速電路信號完整性分析之應(yīng)用篇

    高速電路信號完整性分析之應(yīng)用篇
    發(fā)表于 05-28 01:00 ?0次下載

    高速電路的信號完整性分析

    摘要! 介紹了高速+,& 設(shè)計(jì)中的信號完整性概念以及破壞信號完整性的原因!從理論和計(jì)算的層面上分析
    發(fā)表于 10-15 08:15 ?0次下載

    高速電路信號完整性分析與設(shè)計(jì)二

    2.1 基本電磁理論 本書主要討論高速數(shù)字電路中信號完整性分析高速電路設(shè)計(jì)的基本方法,而信號
    發(fā)表于 05-25 16:26 ?102次下載
    <b class='flag-5'>高速</b>電路<b class='flag-5'>信號</b><b class='flag-5'>完整性</b><b class='flag-5'>分析</b>與設(shè)計(jì)二

    高速電路信號完整性分析與設(shè)計(jì)—高速信號完整性的基本理論

    2.1 基本電磁理論 本書主要討論高速數(shù)字電路中信號完整性分析高速電路設(shè)計(jì)的基本方法,而信號
    發(fā)表于 05-25 16:21 ?1712次閱讀

    電源和信號完整性分析與測試

    首先我們定義下什么是電源和信號完整性?信號完整性 信號完整性(SI)
    發(fā)表于 01-07 15:34 ?24次下載
    電源和<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的<b class='flag-5'>分析</b>與測試

    高速電路信號完整性分析與設(shè)計(jì)—信號完整性仿真

    高速電路信號完整性分析與設(shè)計(jì)—信號完整性仿真
    發(fā)表于 02-10 17:29 ?0次下載

    高速電路信號完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)1

    高速電路信號完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)1
    發(fā)表于 02-10 17:31 ?0次下載

    高速電路信號完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)2

    高速電路信號完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)2
    發(fā)表于 02-10 17:34 ?0次下載

    淺談電路板PCB連接器信號速率和完整性設(shè)計(jì)挑戰(zhàn)

    隨著PCB連接器高速信號速率和完整性的綜合技術(shù)被提升到一個新的水平,銅材料將達(dá)到其極限。然而,連接器公司正通過一系列創(chuàng)新的
    的頭像 發(fā)表于 11-09 15:04 ?2497次閱讀

    如何實(shí)現(xiàn)高速連接器信號完整性分析?

    3D建模與分析,提取S參數(shù),準(zhǔn)確分析其插入損耗、回波損耗、串?dāng)_等信號完整性性能,可有效提高連接器的傳輸性能,從而提升整個互連系統(tǒng)的傳輸能力。
    的頭像 發(fā)表于 01-29 15:26 ?1678次閱讀

    如何實(shí)現(xiàn)高速連接器信號完整性分析

    隨著現(xiàn)代電子產(chǎn)品的快速發(fā)展,高速連接器LM393越來越廣泛地應(yīng)用于各種領(lǐng)域。高速連接器信號完整性
    的頭像 發(fā)表于 06-04 14:30 ?1592次閱讀

    高速PCB信號完整性分析及應(yīng)用

    電子發(fā)燒友網(wǎng)站提供《高速PCB信號完整性分析及應(yīng)用.pdf》資料免費(fèi)下載
    發(fā)表于 09-21 14:14 ?1次下載

    高速PCB信號完整性設(shè)計(jì)與分析

    高速PCB信號完整性設(shè)計(jì)與分析
    發(fā)表于 09-21 11:51 ?0次下載