0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

探討一下菊花鏈拓?fù)浣Y(jié)構(gòu)

冬至子 ? 來源:大明SIPI ? 作者:佳如明 ? 2023-06-15 15:47 ? 次閱讀

對(duì)于點(diǎn)到點(diǎn)拓?fù)湮覀冎恍枰⒁膺x擇合適的匹配方式,并優(yōu)化好整個(gè)channel的阻抗即可,但是當(dāng)一個(gè)網(wǎng)絡(luò)上的器件超過兩個(gè)時(shí),信號(hào)可以選擇的拓?fù)浣Y(jié)構(gòu)就會(huì)變得非常豐富了。此時(shí)如何根據(jù)信號(hào)特性以及器件的布局布線等約束選擇合適的拓?fù)浣Y(jié)構(gòu)和匹配方式就變得尤為重要。對(duì)于PCB板的布線瓶頸處的布線拓?fù)溥x擇就可能對(duì)PCB板的所需的布線層數(shù)起到?jīng)Q定性作用,這直接關(guān)系到產(chǎn)品的成本;而對(duì)于一些關(guān)鍵的高速總線接口的拓?fù)浣Y(jié)構(gòu)選擇又關(guān)系到系統(tǒng)的性能指標(biāo)。因此,在實(shí)際的產(chǎn)品開發(fā)中多負(fù)載拓?fù)浣Y(jié)構(gòu)的選擇意義重大,可能直接關(guān)系到產(chǎn)品的成本、性能等競(jìng)爭(zhēng)力。

01

菊花鏈拓?fù)浜?jiǎn)介

菊花鏈?zhǔn)潜容^常用的一種拓?fù)浣Y(jié)構(gòu),它將各個(gè)負(fù)載端依次相連。

圖片

如上圖所示,當(dāng)Rx1到Rxn的互連線不能表現(xiàn)出傳輸線效應(yīng)時(shí),用菊花鏈拓?fù)涫且粋€(gè)非常好的選擇。也就是說當(dāng)負(fù)載的位置相對(duì)比較集中,也就是最靠近驅(qū)動(dòng)器的負(fù)載(Rx1)和最末端的負(fù)載(Rxn)之間的布線延時(shí)小于信號(hào)上升時(shí)間的1/6時(shí),用菊花鏈拓?fù)浣Y(jié)構(gòu)會(huì)比較好。此時(shí)可以近似的認(rèn)為Rx1和Rxn之間是集總的。因此,有好多低速的總線都是走的菊花鏈拓?fù)?,?a href="http://srfitnesspt.com/tags/i2c/" target="_blank">I2C、JTAG等總線,信號(hào)速率低、上升時(shí)間往往是ns級(jí)的,往往負(fù)載會(huì)很多,這個(gè)時(shí)候菊花鏈就是比較好的選擇,一般也不會(huì)出什么問題。

一些老資格的硬件或者layout工程師往往認(rèn)為這種低速信號(hào)可以隨便走,不會(huì)出問題。的確,對(duì)于一個(gè)上升時(shí)間2~3ns的信號(hào),如果布線延時(shí)不足0.5ns時(shí)不會(huì)有什么問題,但如果系統(tǒng)更大,布線更長(zhǎng)的時(shí)候就可能出現(xiàn)問題,此時(shí)就需要SI仿真來解決問題。

更有甚者,PCB設(shè)計(jì)都沒有變,老版本運(yùn)行正常,而新版本的單板由于使用了工藝升級(jí)后的器件就問題頻出,這又是什么原因呢?

其實(shí),問題就出在芯片的工藝升級(jí)上了。同樣一個(gè)驅(qū)動(dòng)器老版本的使用28nm工藝,新版本使用14nm工藝,新的工藝驅(qū)動(dòng)能力更強(qiáng)信號(hào)的上升時(shí)間更短。使得老版本上沒有體現(xiàn)出傳輸線效應(yīng)的互連線體現(xiàn)了傳輸線效應(yīng),從而導(dǎo)致了SI問題。

那么,還是讓我們來仔細(xì)探討一下菊花鏈拓?fù)浒?。下圖為菊花鏈拓?fù)浣Y(jié)構(gòu)的示意圖,同時(shí)也對(duì)拓?fù)浣Y(jié)構(gòu)中各個(gè)點(diǎn)的信號(hào)特點(diǎn)進(jìn)行了說明。

圖片

假設(shè)拓?fù)浣Y(jié)構(gòu)中驅(qū)動(dòng)器的輸出阻抗和傳輸線阻抗Z0匹配,驅(qū)動(dòng)器的IO電壓為VCC,此時(shí)T0點(diǎn)的入射電壓幅值為VCC/2在鏈路的末端(負(fù)載3)發(fā)生全反射,反射電壓的幅值也是VCC/2。在這種拓?fù)浣Y(jié)構(gòu)下我們可以發(fā)現(xiàn)各個(gè)負(fù)載所接收到的信號(hào)的特點(diǎn)。

(1)驅(qū)動(dòng)器和傳輸線的阻抗匹配情況決定了傳輸線入射波的電壓和反射情況。假設(shè)驅(qū)動(dòng)器輸出阻抗和傳輸線阻抗匹配,入射波只在末端發(fā)生一次反射;

(2)首先負(fù)載3處入射波和反射波之間沒有延時(shí)因此得到的信號(hào)邊沿單調(diào)。同時(shí)正是因?yàn)槿肷洳ê头瓷洳ㄍ耆丿B,導(dǎo)致如果驅(qū)動(dòng)能力過強(qiáng)導(dǎo)致入射波和反射波都存在過沖的話,最末端的負(fù)載3的過沖也會(huì)是最大的,邊沿斜率是最陡的。

(3)在負(fù)載2和負(fù)載1處則會(huì)由于入射波和反射波之間存在的延時(shí)而導(dǎo)致接收到的信號(hào)存在臺(tái)階或者回溝。由上面的示意圖我們不難理解當(dāng)驅(qū)動(dòng)器和傳輸線阻抗匹配時(shí)在負(fù)載2和負(fù)載1處有可能出現(xiàn)臺(tái)階,欠驅(qū)動(dòng)情況下可能只是使信號(hào)邊沿變緩,而在過驅(qū)動(dòng)情況下信號(hào)邊沿就有可能會(huì)出現(xiàn)回溝了。TD2等于2倍的TL3的延時(shí), TD1等于2倍的TL2+TD3的延時(shí),TD0等于2倍的TL1+TL2+TD3即整個(gè)網(wǎng)絡(luò)的總延時(shí)。由此可知越靠近源端的負(fù)載接收到的信號(hào)在邊沿處存在的回溝或者臺(tái)階就越大。

另外在負(fù)載端是否會(huì)產(chǎn)生臺(tái)階或者回溝不僅和負(fù)載到拓?fù)渥钅┒说难訒r(shí)有關(guān),而且還和驅(qū)動(dòng)器輸出信號(hào)的上升下降時(shí)間有關(guān)。當(dāng)負(fù)載到拓?fù)淠┒说难訒r(shí)小于信號(hào)上升時(shí)間的1/3時(shí)就不會(huì)在負(fù)載處觀測(cè)到明顯的臺(tái)階或者回溝,但是負(fù)載到拓?fù)淠┒说难訒r(shí)超過上升時(shí)間的1/3臺(tái)階或回溝就會(huì)變得明顯起來。

使用3.3VLVCMOS的驅(qū)動(dòng)器和負(fù)載進(jìn)行仿真。設(shè)置TL1 = 2000mil,TL2、TL3都是長(zhǎng)度為1500mil的50ohm傳輸線。信號(hào)線的延時(shí)按照170ps/inch進(jìn)行估算,此時(shí)負(fù)載1到末端的延時(shí)TD1/2為510ps、負(fù)載2到末端的延時(shí)TD2/2為255ps。我們通過IBIS模型中的[Ramp]關(guān)鍵字得到驅(qū)動(dòng)器輸出上升時(shí)間為500ps左右,下降時(shí)間1ns左右(具體計(jì)算方法參見第七章IBIS模型介紹);通過IBIS模型的pullup、pulldown曲線來估算驅(qū)動(dòng)器輸出阻抗為20ohm。分別在過驅(qū)動(dòng)、阻抗匹配、欠驅(qū)動(dòng)三種情況下進(jìn)行仿真分析

驅(qū)動(dòng)器輸出未加匹配電阻時(shí)即為過驅(qū)動(dòng)情況,仿真結(jié)果如下:

圖片

三個(gè)負(fù)載處的接收波形如上所示。藍(lán)色點(diǎn)虛線為負(fù)載1處的波形,其上升沿都存在1ns左右的回溝,下降沿隱約有些臺(tái)階但并不明顯。這是由于驅(qū)動(dòng)器輸出的上升沿要比下降沿快,所以負(fù)載1到末端的延時(shí)和上升時(shí)間相當(dāng)?shù)珔s只有下降時(shí)間的一半。負(fù)載1處的波形過沖幅值是最小的;紅色短劃虛線為負(fù)載2處波形,只表現(xiàn)出了上升下降邊沿比較緩并沒有明顯的臺(tái)階,其過沖比負(fù)載1處的稍微大一些;綠色實(shí)線為負(fù)載3處的波形,邊沿單調(diào)且斜率最大,同時(shí)過沖也達(dá)到了最大值。由于過沖和振鈴的存在使信號(hào)的噪聲余量也有了明顯地降低。下面再對(duì)阻抗匹配的情況進(jìn)行仿真我們就可以知道阻抗匹配的重要性。

驅(qū)動(dòng)器輸出添加30ohm匹配電阻使輸出阻抗匹配,仿真結(jié)果如下:

圖片

如上所示,此時(shí)所有負(fù)載端的過沖和振鈴都消失了,而且負(fù)載1上升沿的回溝也變成了臺(tái)階。可見阻抗匹配在菊花鏈拓?fù)渲幸簿哂兄匾淖饔?。欠?qū)動(dòng)的情況這里不再分析,有興趣的讀者可以自行驗(yàn)證。其實(shí)驅(qū)動(dòng)器的輸出阻抗一般都會(huì)比傳輸線阻抗要小,過驅(qū)動(dòng)是普遍存在的情況,如果過沖振鈴能夠滿足要求我們一般可以不考慮阻抗匹配了,當(dāng)信號(hào)質(zhì)量不可接受時(shí),我們才會(huì)選擇加串阻來解決阻抗匹配問題,并不會(huì)故意設(shè)計(jì)成欠驅(qū)動(dòng)的情況。

顯然菊花鏈拓?fù)渌a(chǎn)生的回溝或臺(tái)階的危害性是非常大的。對(duì)于數(shù)據(jù)信號(hào)回溝或臺(tái)階會(huì)影響信號(hào)的時(shí)序裕量,對(duì)于時(shí)鐘信號(hào)如果存在回溝,很可能會(huì)被接收器件識(shí)別成雙時(shí)鐘沿,此時(shí)鐘再去采數(shù)據(jù)就會(huì)產(chǎn)生錯(cuò)誤。因此,這種菊花鏈拓?fù)渲荒軕?yīng)用于低速總線中。

02

菊花鏈拓?fù)湫盘?hào)質(zhì)量改善

如何來改善菊花鏈拓?fù)浣Y(jié)構(gòu)的信號(hào)質(zhì)量,可以從下面幾個(gè)方面考慮:

1、明確驅(qū)動(dòng)器的上升下降時(shí)間后,可以考慮將離驅(qū)動(dòng)器最近的負(fù)載到最末端的負(fù)載的延時(shí)控制在上升下降沿的1/3以內(nèi)。如果是時(shí)鐘信號(hào)只是上升沿采樣那么我們只需關(guān)注上升時(shí)間即可。但這一點(diǎn)往往很難做到,像PCI、local BUS、JTAG、IIC等低速總線上的負(fù)載往往很多而且布局位置可能分布在PCB板各個(gè)位置,距離會(huì)比較遠(yuǎn)。

2、在菊花鏈的末端加戴維南端接消除拓?fù)淠┒说姆瓷?,進(jìn)而可以消除靠近驅(qū)動(dòng)端的負(fù)載的臺(tái)階或者回溝。這種拓?fù)浣Y(jié)構(gòu)也是DDR地址控制信號(hào)fly-by拓?fù)涞碾r形,使其有應(yīng)用于高速并行總線的可能。

但是需要注意,通常在戴維南匹配中選擇R1=R2且R1||R2=Z0,源端如果匹配的情況下接收信號(hào)的低電平為1/4VCC、高電平為3/4 VCC,高低電平到VIH和VIL的余量會(huì)大大地減小。因此,如果是CMOS或者LVTTL電平,使用戴維南匹配源端不必做阻抗匹配保持過驅(qū)動(dòng)就可以了。

戴維南匹配示意圖如下:

圖片

圖片

如上所示末端的戴維南匹配消除了末端反射,使得每個(gè)負(fù)載接收到的波形都和入射波形基本一致,且邊沿單調(diào)沒有臺(tái)階和回溝以及過沖。此時(shí)入射波的幅值就決定了負(fù)載端的電壓幅值以及高低電平的噪聲裕量,驅(qū)動(dòng)器的驅(qū)動(dòng)能力越強(qiáng)、輸出阻抗越小負(fù)載接收到的信號(hào)幅值就會(huì)越大。

使用戴維南端接只是消除了拓?fù)渥钅┒说姆瓷?,?shí)際的拓?fù)渲写嬖谥芏嘧杩共贿B續(xù)的點(diǎn),我們很難將他們一一消除,這將付出非常大的代價(jià)。比如說每個(gè)負(fù)載處都會(huì)有負(fù)載的fanout過孔和很短的分支布線,當(dāng)負(fù)載比較少只有2~3個(gè)時(shí)我們可以不必在意,但是如果整個(gè)拓?fù)涞呢?fù)載有很多甚至達(dá)到7、8個(gè)甚至10個(gè)以上那么這些過孔分支布線帶來的影響就必須重視了。

我們需要研究在布線的分支處到底發(fā)生了什么。入射波在分支點(diǎn)處同樣會(huì)發(fā)生反射。入射波在分支點(diǎn)處向右看過去的阻抗相當(dāng)于負(fù)載處的Stub和TL2并聯(lián)ZT=Z0||Z0=0.5*Z0,此時(shí)在分支點(diǎn)處發(fā)生反射系數(shù)為(0.5Z0-Z0)/(0.5Z0+Z0) = -1/3的負(fù)反射,這一反射只是在入射信號(hào)經(jīng)過分支點(diǎn)處的瞬間發(fā)生過了分支點(diǎn)后的阻抗依舊是連續(xù)的。因此,這一反射會(huì)在信號(hào)的邊沿產(chǎn)生一個(gè)微小的臺(tái)階或者回溝。

圖片

負(fù)載少時(shí)這種影響并不顯著,當(dāng)拓?fù)渲械呢?fù)載非常多時(shí)就會(huì)嚴(yán)重影響信號(hào)質(zhì)量哪怕是再末端加戴維南匹配也不能完全消除反射。

3、在存在臺(tái)階或者回溝的負(fù)載端加串阻消除回溝或者臺(tái)階。

在點(diǎn)到點(diǎn)拓?fù)涞姆治鲋幸呀?jīng)介紹了在末端加串阻能夠消除過沖和振鈴,同樣也能夠消除回溝和臺(tái)階,但這都是需要犧牲信號(hào)邊沿斜率。在介紹菊花鏈拓?fù)鋾r(shí)我們做的仿真中負(fù)載1上升沿存在嚴(yán)重的回溝,那么我們?cè)谪?fù)載1處加一個(gè)串聯(lián)電阻Rs =100ohm,拓?fù)淙缦滤荆?/p>

圖片

圖片

如上所示紅色短劃虛線所示為未加串阻Rs的波形,此時(shí)上升沿存在明顯的回溝;藍(lán)色點(diǎn)虛線所示為加200ohm串阻的波形上升沿的回溝已經(jīng)消除只是稍有臺(tái)階;綠色實(shí)線所示將串阻Rs增大到了400ohm,此時(shí)臺(tái)階進(jìn)一步減小。此外我們也可以觀測(cè)到隨著串阻的阻值增大負(fù)載1接收到的波形邊沿越來越緩。

4、驅(qū)動(dòng)器端加到地的電容Cp,增大輸出信號(hào)的上升下降時(shí)間也可以改善負(fù)載端接收的波形;

圖片

對(duì)不同容值的Cp進(jìn)行仿真,對(duì)比負(fù)載1的接收波形如下所示:

圖片

如上所示藍(lán)色短劃虛線所示為未加Cp時(shí)的波形,此時(shí)上升沿存在明顯的回溝;紅色點(diǎn)虛線所示為Cp=10pF時(shí)的波形,上升沿的回溝已經(jīng)消除只是稍有臺(tái)階;綠色實(shí)線所示將Cp增大到20pF,此時(shí)臺(tái)階進(jìn)一步減小。此外我們也可以觀測(cè)到隨著Cp的容值值增大負(fù)載1接收到的波形邊沿越來越緩。負(fù)載的容值可以根據(jù)回溝的大小經(jīng)過仿真來確定。

以上這些解決菊花鏈拓?fù)湫盘?hào)完整性問題的方法需要在具體的設(shè)計(jì)中靈活應(yīng)用,如果始終不能解決問題那就需要考慮更換信號(hào)的拓?fù)浣Y(jié)構(gòu)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    菊花通訊信號(hào)的波形?怎么樣判斷波形的質(zhì)量?

    首先簡(jiǎn)單的說一下菊花以及菊花的應(yīng)用,在目前國(guó)內(nèi)的BMS開發(fā)中,我們應(yīng)用最廣泛的目前還還是分布式,只是越來越集中而已,真正完全集中式的BM
    的頭像 發(fā)表于 08-03 14:30 ?1.8w次閱讀
    <b class='flag-5'>菊花</b><b class='flag-5'>鏈</b>通訊信號(hào)的波形?怎么樣判斷波形的質(zhì)量?

    【分享】Altium 4層核心板(菊花拓?fù)?/b>)案例

    模塊主要包含SDRAM、Flash、CPU、電源電路的常見4層板的設(shè)計(jì)思路,BGA出線方式,菊花(Fly-by)拓?fù)?/b>結(jié)構(gòu),蛇形等長(zhǎng)的技巧應(yīng)用
    發(fā)表于 08-20 14:22

    DAC菊花的意義

    在使用TLC5615有個(gè)DOUT口,查閱使用手冊(cè)知道是菊花串行數(shù)據(jù)輸出,用于多個(gè)DAC串接時(shí),那么多個(gè)DAC串接,組成菊花的方法和意義
    發(fā)表于 09-02 19:30

    快點(diǎn)PCB原創(chuàng)∣聚焦SI問題之總線拓?fù)?/b>結(jié)構(gòu)

    見的信號(hào)總線拓?fù)?/b>結(jié)構(gòu)有以下四種:點(diǎn)到點(diǎn)、菊花、星型、遠(yuǎn)端簇型。1.1點(diǎn)到點(diǎn)拓?fù)?/b>結(jié)構(gòu)
    發(fā)表于 10-14 16:53

    我的板子之前是按照fly-by拓?fù)?/b>(菊花)布線,之后板子縮小打算用T行拓?fù)?/b>布線,有用過的大神知道可以直接更改嗎?

    本帖最后由 只耳朵怪 于 2018-5-28 17:41 編輯 大家好,我的板子之前是按照fly-by拓?fù)?/b>(菊花)布線,之后板子縮小打算用T行
    發(fā)表于 05-28 06:20

    高速PCB布線拓?fù)?/b>

      走線的拓?fù)?/b>結(jié)構(gòu)是指個(gè)網(wǎng)絡(luò)的布線順序及布線結(jié)構(gòu)。對(duì)于多負(fù)載的網(wǎng)絡(luò),根據(jù)實(shí)際情況,選擇合適的布線拓?fù)?/b>結(jié)
    發(fā)表于 11-27 15:20

    SDRAM的電源系統(tǒng)及拓?fù)?/b>結(jié)構(gòu)

    ,句話,DDR1/2采用星形結(jié)構(gòu),DDR3采用菊花結(jié)構(gòu)?! ⊥匮a(bǔ)結(jié)構(gòu)只影響地址線的走線方式,不影響數(shù)據(jù)線。以下是示意圖?! ⌒切?/div>
    發(fā)表于 12-03 10:48

    請(qǐng)問不同蕊片可以設(shè)計(jì)成菊花方式進(jìn)行仿真嗎?

    請(qǐng)教一下,同種芯片可以在板卡上進(jìn)行菊花方式進(jìn)行多dsp設(shè)計(jì)。但是如果不同蕊片可以設(shè)計(jì)成菊花
    發(fā)表于 12-24 14:25

    請(qǐng)問什么是菊花的概念?

    你好誰能解釋一下菊花的概念?請(qǐng)參考我的任何教程..以上來自于谷歌翻譯以下為原文Hi Can anyone explain about daisy chain concept?? refer me any tutorials p
    發(fā)表于 07-01 10:44

    菊花拓?fù)?/b>的結(jié)構(gòu)是什么樣子的?

     菊花指的是種由許多菊花串接在起形成的花環(huán),這通常是作為小孩的游戲,菊花
    發(fā)表于 11-08 12:24 ?3.3w次閱讀
    <b class='flag-5'>菊花</b><b class='flag-5'>鏈</b><b class='flag-5'>拓?fù)?/b>的<b class='flag-5'>結(jié)構(gòu)</b>是什么樣子的?

    ddr3菊花拓?fù)?/b>結(jié)構(gòu)是什么

     在DDR的PCB設(shè)計(jì)中,般需要考慮等長(zhǎng)和拓?fù)?/b>結(jié)構(gòu)。等長(zhǎng)比較好處理,給出定的等長(zhǎng)精度通常是PCB設(shè)計(jì)師是能夠完成的。但對(duì)于不同的速率的DDR,選擇合適的
    發(fā)表于 11-08 13:00 ?2.5w次閱讀
    ddr3<b class='flag-5'>菊花</b><b class='flag-5'>鏈</b><b class='flag-5'>拓?fù)?/b><b class='flag-5'>結(jié)構(gòu)</b>是什么

    菊花拓?fù)?/b>的結(jié)構(gòu)是以及與星形拓?fù)?/b>結(jié)構(gòu)的區(qū)別

    菊花詞最基本的概念指的是種由許多菊花串接在起形成的花環(huán),早期也叫手牽手鏈接方式,
    發(fā)表于 11-10 13:19 ?10.9w次閱讀
    <b class='flag-5'>菊花</b><b class='flag-5'>鏈</b><b class='flag-5'>拓?fù)?/b>的<b class='flag-5'>結(jié)構(gòu)</b>是以及與星形<b class='flag-5'>拓?fù)?/b><b class='flag-5'>結(jié)構(gòu)</b>的區(qū)別

    兩種拓?fù)?/b>結(jié)構(gòu)的區(qū)別和注意要點(diǎn)

    菊花拓?fù)?/b>結(jié)構(gòu)主要在DDR3中使用,菊花拓?fù)?/b>
    的頭像 發(fā)表于 04-28 11:31 ?1.7w次閱讀
    兩種<b class='flag-5'>拓?fù)?/b><b class='flag-5'>結(jié)構(gòu)</b>的區(qū)別和注意要點(diǎn)

    DDR拓?fù)?/b>結(jié)構(gòu)的詳細(xì)解析

    在進(jìn)行多片DDR設(shè)計(jì)的時(shí)候,通常DDR會(huì)存在拓?fù)?/b>結(jié)構(gòu), 下面我們將詳細(xì)介紹一下各種拓?fù)?/b>結(jié)構(gòu)的區(qū)別以以及應(yīng)用場(chǎng)景。 首先我們先介紹
    的頭像 發(fā)表于 12-26 07:45 ?1055次閱讀
    DDR<b class='flag-5'>拓?fù)?/b><b class='flag-5'>結(jié)構(gòu)</b>的詳細(xì)解析

    為什么多片DDR菊花拓?fù)?/b>連接時(shí)末端需要接很多的電阻

    為什么多片DDR菊花拓?fù)?/b>連接時(shí)末端需要接很多的電阻? 多片DDR菊花拓?fù)?/b>連接時(shí)末端需要接很多
    的頭像 發(fā)表于 12-29 13:54 ?812次閱讀