芯片測試科普

給大家說說芯片測試相關(guān)。1測試在芯片產(chǎn)業(yè)價值鏈上的位置如下面這個圖表，一顆芯片最終做到終端產(chǎn)品上，一般需要經(jīng)過芯片設(shè)計、晶圓制造、晶圓測試、封裝、成品測試、板級封裝等這些環(huán)節(jié)。在整個價值鏈中，芯片公司需要主導(dǎo)的環(huán)節(jié)主要是芯片設(shè)計和測試，其余的環(huán)節(jié)都可以由相應(yīng)的partner來主導(dǎo)或者完成。 圖（1）2測試如何體現(xiàn)在設(shè)計的過程中 下圖表示的是設(shè)計公司在進(jìn)行一個新的項(xiàng)目的時候的一般流程，從市場需求出發(fā)，到產(chǎn)品tape out進(jìn)行制造，包含了系統(tǒng)設(shè)計、邏輯設(shè)計、電路設(shè)計、物理設(shè)計，到最后開始投入制造。最下面一欄標(biāo)注了各個設(shè)計環(huán)節(jié)中對于測試的相關(guān)考慮，從測試架構(gòu)、測試邏輯設(shè)計、測試模式產(chǎn)生、到各種噪聲/延遲/失效模式綜合、進(jìn)而產(chǎn)生測試pattern，最后在制造完成后進(jìn)行測試，對測試數(shù)據(jù)進(jìn)行分析，從而分析失效模式，驗(yàn)證研發(fā)。所以，測試本身就是設(shè)計，這個是需要在最初就設(shè)計好了的，對于設(shè)計公司來說，測試至關(guān)重要，不亞于電路設(shè)計本身。 圖（2）設(shè)計公司主要目標(biāo)是根據(jù)市場需求來進(jìn)行芯片研發(fā)，在整個設(shè)計過程中，需要一直考慮測試相關(guān)的問題，主要有下面幾個原因：1）隨著芯片的復(fù)雜度越來越高，芯片內(nèi)部的模塊越來越多，制造工藝也是越來越先進(jìn)，對應(yīng)的失效模式越來越多，而如何能完整有效地測試整個芯片，在設(shè)計過程中需要被考慮的比重越來越多。2）設(shè)計、制造、甚至測試本身，都會帶來一定的失效，如何保證設(shè)計處理的芯片達(dá)到設(shè)計目標(biāo)，如何保證制造出來的芯片達(dá)到要求的良率，如何確保測試本身的質(zhì)量和有效，從而提供給客戶符合產(chǎn)品規(guī)范的、質(zhì)量合格的產(chǎn)品，這些都要求必須在設(shè)計開始的第一時間就要考慮測試方案。3）成本的考量。越早發(fā)現(xiàn)失效，越能減少無謂的浪費(fèi)；設(shè)計和制造的冗余度越高，越能提供最終產(chǎn)品的良率；同時，如果能得到更多的有意義的測試數(shù)據(jù)，也能反過來提供給設(shè)計和制造端有用的信息，從而使得后者有效地分析失效模式，改善設(shè)計和制造良率。 3測試的各種

對于芯片來說，有兩種類型的測試，抽樣測試和生產(chǎn)全測。抽樣測試，比如設(shè)計過程中的驗(yàn)證測試，芯片可靠性測試，芯片特性測試等等，這些都是抽測，主要目的是為了驗(yàn)證芯片是否符合設(shè)計目標(biāo)，比如驗(yàn)證測試就是從功能方面來驗(yàn)證是否符合設(shè)計目標(biāo)，可靠性測試是確認(rèn)最終芯片的壽命以及是否對環(huán)境有一定的魯棒性，而特性測試測試驗(yàn)證設(shè)計的冗余度。這里我們主要想跟大家分享一下生產(chǎn)全測的測試，這種是需要100%全測的，這種測試就是把缺陷挑出來，分離壞品和好品的過程。這種測試在芯片的價值鏈中按照不同階段又分成晶圓測試和最終測試（FT，也叫封裝測試或者成品測試），就是上面圖（1）中的紅色部分。 測試相關(guān)的各種名詞：ATE-----------Automatic Test Equipment,自動化測試設(shè)備，是一個高性能計算機(jī)控制的設(shè)備的集合，可以實(shí)現(xiàn)自動化的測試。Tester---------測試機(jī)，是由電子系統(tǒng)組成，這些系統(tǒng)產(chǎn)生信號，建立適當(dāng)?shù)臏y試模式，正確地按順序設(shè)置，然后使用它們來驅(qū)動芯片本身，并抓取芯片的輸出反饋，或者進(jìn)行記錄，或者和測試機(jī)中預(yù)期的反饋進(jìn)行比較，從而判斷好品和壞品。Test Program---測試程序，測試機(jī)通過執(zhí)行一組稱為測試程序的指令來控制測試硬件DUT-----------Device Under Test,等待測試的器件，我們統(tǒng)稱已經(jīng)放在測試系統(tǒng)中，等待測試的器件為DUT。 晶圓、單顆die和封裝的芯片----如下面圖（3）所示 圖（3）Wafer就是晶圓，這個由Fab進(jìn)行生產(chǎn)，上面規(guī)則地放著芯片（die），根據(jù)die的具體面積，一張晶圓上可以放數(shù)百數(shù)千甚至數(shù)萬顆芯片（die）。Package Device就是封裝好的芯片，根據(jù)最終應(yīng)用的需求，有很多種形式，這個部分由芯片產(chǎn)業(yè)價值鏈中的封裝工廠進(jìn)行完成。 測試系統(tǒng)的基本工作機(jī)制：圖（4） 對測試機(jī)進(jìn)行編寫程序，從而使得測試機(jī)產(chǎn)生任何類型的信號，多個信號一起組成測試模式或測試向量，在時間軸的某一點(diǎn)上向DUT施加一個測試向量，將DUT產(chǎn)生的輸出反饋輸入測試機(jī)的儀器中測量其參數(shù)，把測量結(jié)果與存儲在測試機(jī)中的“編程值”進(jìn)行比較，如果測量結(jié)果在可接受公差范圍內(nèi)匹配測試機(jī)中的“編程值”，那么這顆DUT就會被認(rèn)為是好品，反之則是壞品，按照其失效的種類進(jìn)行記錄。 晶圓測試(wafer test,或者CP-chip probering)：就是在圖（3）中的晶圓上直接進(jìn)行測試，下面圖中就是一個完整的晶圓測試自動化系統(tǒng)。Prober--- 與Tester分離的一種機(jī)械設(shè)備，主要的作用是承載wafer，并且讓wafer內(nèi)的一顆die的每個bond pads都能連接到probe card的探針上，并且在測試后，移開之前的接觸，同時移動wafer，換另外的die再一次連接到probe card的探針上，并記錄每顆die的測試結(jié)果。 圖（４）Probe Card---乃是Tester與wafer上的DUT之間其中一個連接介面，目的在連接Tester Channel 與待測DUT。大部分為鎢銅或鈹銅，也有鈀等其他材質(zhì)；材質(zhì)的選擇需要高強(qiáng)度、導(dǎo)電性及不易氧化等特性，樣子如下面圖（5）所示。 圖（5） 當(dāng) probe card 的探針正確接觸wafer內(nèi)一顆 die的每個bond pads后, 送出start信號通過Interface給tester開始測試, tester完成測試送回分類訊號 ( End of test) 給Prober, 量產(chǎn)時必須 tester 與 prober 做連接(docking) 才能測試。 最終測試(FT,或者封裝測試)：就是在圖（3）中的Package Device上進(jìn)行測試.下圖就是一個完整的FT的測試系統(tǒng)。對比wafer test，其中硬件部分，prober換成了handler，其作用是一樣的，handler的主要作用是機(jī)械手臂，抓取DUT，放在測試區(qū)域，由tester對其進(jìn)行測試，然后handler再根據(jù)tester的測試結(jié)果，抓取DUT放到相應(yīng)的區(qū)域，比如好品區(qū)，比如壞品1類區(qū)，壞品2類區(qū)等。 圖（6） 而probe card則換成了load board,其作用是類似的，但是需要注意的是load board上需要加上一個器件—Socket,這個是放置package device用的，每個不同的package種類都需要不同的socket，如下面圖（7）所示，load board上的四個白色的器件就是socket。 圖（7）Handler 必須與 tester 相結(jié)合(此動作叫 mount 機(jī))及接上interface才能測試, 動作為handler的手臂將DUT放入socket，然后 contact pusher下壓, 使 DUT的腳正確與 socket 接觸后, 送出start 訊號, 透過 interface 給 tester, 測試完后, tester 送回 binning 及EOT 訊號; handler做分類動作。4如何進(jìn)行一個產(chǎn)品的測試開發(fā)各種規(guī)格書：通常有三種規(guī)格書，設(shè)計規(guī)格書、測試規(guī)格書、產(chǎn)品規(guī)格書。設(shè)計規(guī)格書，是一種包含新電路設(shè)計的預(yù)期功能和性能特性的定義的文檔，這個需要在設(shè)計項(xiàng)目啟動階段就要完成，通常由市場和設(shè)計人員共同完成，最終設(shè)計出來的產(chǎn)品的實(shí)際功能和性能需要和設(shè)計規(guī)格書的規(guī)定進(jìn)行比較，以確認(rèn)本次設(shè)計項(xiàng)目的完成度。測試規(guī)格書，其中包含詳細(xì)的逐步測試程序、條件、方法，以充分測試電路，通常由設(shè)計人員和產(chǎn)品驗(yàn)證工程師在設(shè)計過程中完成。產(chǎn)品規(guī)格書，通常就是叫做datasheet，由設(shè)計公司對外發(fā)布的，包含了各種詳細(xì)的規(guī)格、電壓、電流、時序等信息。 測試計劃書：就是test plan,需要仔細(xì)研究產(chǎn)品規(guī)格書，根據(jù)產(chǎn)品規(guī)格書來書寫測試計劃書，具體的需要包含下面這些信息：a)DUT的信息，具體的每個pad或者pin的信息，CP測試需要明確每個bond pads的坐標(biāo)及類型信息，F(xiàn)T測試需要明確封裝類型及每個pin的類型信息。b)測試機(jī)要求，測試機(jī)的資源需求，比如電源數(shù)量需求、程序的編寫環(huán)境、各種信號資源數(shù)量、精度如何這些，還需要了解對應(yīng)的測試工廠中這種測試機(jī)的數(shù)量及產(chǎn)能，測試機(jī)費(fèi)用這些。c)各種硬件信息，比如CP中的probe card, FT中的load board的設(shè)計要求，跟測試機(jī)的各種信號資源的接口。d)芯片參數(shù)測試規(guī)范，具體的測試參數(shù)，每個測試項(xiàng)的測試條件及參數(shù)規(guī)格，這個主要根據(jù)datasheet中的規(guī)范來確認(rèn)。類型與下面圖（8）這樣 圖（8） e)測試項(xiàng)目開發(fā)計劃，規(guī)定了具體的細(xì)節(jié)以及預(yù)期完成日期，做到整個項(xiàng)目的可控制性和效率。 測試項(xiàng)目流程：桃芯科技目前量產(chǎn)的是BLE的SOC產(chǎn)品，里面包含了eflash、AD/DA、 LDO/BUCK、RF等很多模塊，為了提供給客戶高品質(zhì)的產(chǎn)品，我們針對每個模塊都有詳細(xì)的測試，下面圖（9）是我們的大概的項(xiàng)目測試流程： 圖（9）

Open/Short Test: 檢查芯片引腳中是否有開路或短路。

DC TEST:驗(yàn)證器件直流電流和電壓參數(shù)

Eflash TEST: 測試內(nèi)嵌flash的功能及性能，包含讀寫擦除動作及功耗和速度等各種參數(shù)。

Function TEST: 測試芯片的邏輯功能。

AC Test: 驗(yàn)證交流規(guī)格，包括交流輸出信號的質(zhì)量和信號時序參數(shù)。

Mixed Signal Test:驗(yàn)證DUT數(shù)模混合電路的功能及性能參數(shù)。

RF Test: 測試芯片里面RF模塊的功能及性能參數(shù)。

上面我們給大家介紹了芯片的測試目的，原理，以及方法和流程，接下來我們將比較詳細(xì)的給大家介紹芯片的錯誤類型，對應(yīng)的測試策略，以及跟芯片整體質(zhì)量相關(guān)的一些具體測試方法。

1

半導(dǎo)體芯片的defects、Faults

芯片在制造過程中，會出現(xiàn)很多種不同類型的defects,比如柵氧層針孔、擴(kuò)散工藝造成的各種橋接、各種預(yù)期外的高阻態(tài)、寄生電容電阻造成的延遲等等,如下面圖（1）所示，大概展示了各種基本的defects。
圖（1）這些defects單獨(dú)、或者組合一起，造成了電路的表現(xiàn)不符預(yù)期，這就是造成了Faults.而且各種Faults的表現(xiàn)也是不一樣的：永久的Faults,就是徹底的壞品，各種不同的條件下都會表現(xiàn)出來，易于測試發(fā)現(xiàn)。間或的Faults,時有發(fā)生的不符合預(yù)期，不是總能發(fā)現(xiàn)，需要一定的外部條件刺激。偶然的Faults,只是偶然的，在特定的外部硬件或者工作模式條件下才表現(xiàn)出來。可靠性問題的Faults,這種一般不會表現(xiàn)出來，只會在一些極端條件才會表現(xiàn)出來，比如高低溫或者偏壓情況下。為了更有效地檢測出各種faults、避免浪費(fèi)更多芯片的資源、節(jié)省費(fèi)用，業(yè)界定義了很多種Faults Model,并提供了各種測試方法論。

Stuck At Faults

工藝制造過程中造成的硬件defects，使得某個節(jié)點(diǎn)Stuck At 0或者Stuck At 1, 如下面圖（2）所示的一個或非門：輸入節(jié)點(diǎn)x1發(fā)生了Stuck At 0的defect; x1和x2輸入了00時候，Q1和Q2斷開，Q3和Q4導(dǎo)通， z輸出為H，正確；x1和x2輸入了01時候，Q1和Q3斷開，Q2和Q4導(dǎo)通， z輸出為L，正確；x1和x2輸入了10時候，此時x1被Stuck At 0了，等同于輸入00，結(jié)果還是Q1和Q2斷開，Q3和Q4導(dǎo)通，z輸出為H，錯誤；至此，通過輸入00，01，10就發(fā)現(xiàn)了這個defect。這種順序輸入00，01，10，而比較z輸出的結(jié)果與預(yù)期的值進(jìn)行判斷的方法，就是所謂的Function測試。圖（2）那對于一個電路，需要生成多少pattern，能達(dá)到多少的測試覆蓋率呢？下面圖（3）就以一個與門為例，說一下生產(chǎn)測試向量及計算測試覆蓋率的基本理念。圖（3）如上面圖示，一個與門，有三個節(jié)點(diǎn)a、b、c, 每個節(jié)點(diǎn)都有兩種fault的情況(Stuck At 0或者1)，那么一共就有6種stuck-at faults情況：a0,a1,b0,b1,c0,c1.那么如上面圖中列出的，需要輸入（1，0），（0，1），（1，1）可以完全測試出所有的6種可能的Stuck-at Faults的情況，測試覆蓋率為：可以發(fā)現(xiàn)的faults/所有可能的Faults，上面的輸入的測試覆蓋率為100%。

Stuck Open(off)/Short(on) Faults

制造過程中造成的晶體管的defects，使得某個晶體管常開或者常閉了,如下面圖（4）所示的時一個晶體管發(fā)生了Stuck Open(off)的錯誤了。圖（4）如上圖，這種Stuck open可以用兩組Stuck At的向量進(jìn)行測試，AB輸入從10變換到00，可以檢測出這種Stuck Open的fault，也就是說大部分的Stuck Open/Short的faults都是可以通過Stuck At model的測試向量覆蓋的。這種通過向量（function）的方式來測試Stuck Open/short，可能需要非常多的測試圖形，需要的測試時間和成本都很多。還有一種測量電流的方式，也可以有效地測試一些這種Stuck open/short的faults，但是會節(jié)省很多測試時間和測試成本。如下面圖（5）上半部分所示，右邊的那個P溝道MOS管發(fā)生了Stuck short(on)的faults，圖的下半部分展示了輸入AB的四種不同的情況，當(dāng)AB輸入為00時，看起來這個晶體管表現(xiàn)地正常；但是當(dāng)AB輸入為11時，地和電源間存在一個直接導(dǎo)通的電路，輸出端Z的狀態(tài)是異常的。圖（5）此時VDD上的漏電比較大，也可以通過測量VDD上面的電流來判斷正誤，即IDDQ的測試方法，后面會詳細(xì)地介紹這種方法。

橋接（Bridge Faults）

橋接缺陷是由于電路中兩個或多個電節(jié)點(diǎn)之間短路造成的，而設(shè)計中并未設(shè)計這種短接。這些短接的節(jié)點(diǎn)可能是某一個晶體管的，也可能是幾個晶體管之間的，可能處于芯片上同一層，也可能處于不同層。下面圖（6）是橋接缺陷的幾種圖例。圖（6）上圖中，(a)是因曝光不足導(dǎo)致7條金屬線橋接子在一起的情形；（b）是外來顆粒的介入導(dǎo)致4條金屬線橋接在一起的情形；（c）是因掩模劃傷導(dǎo)致橋接的情形；（d）是1um大小的缺陷造成短路的情形；（e）是金屬化缺陷導(dǎo)致2條金屬線橋接的情形；（f）則是層間短路情形。上述情形中雖然導(dǎo)致缺陷的原因各有不同，但結(jié)果都是橋接。同樣的，橋接測試也可以通過電壓的方法完成，即run pattern方式，也就是stuck at的模式進(jìn)行檢測，但是電流測試是發(fā)現(xiàn)電壓測試無法檢查的故障的有效方法。下面圖（7）表示的是mos管的source和drain橋接了。圖（7）上面圖中，因?yàn)樯厦娴腜溝通的MOS管的source和drain橋接了，電源VDD上會有很大的漏電，用電流測試方法，可以很快發(fā)現(xiàn)問題。

開路故障（Open）

開路缺陷是制造工藝不當(dāng)造成的，物理缺陷中大約40%屬于開路缺陷。典型的開路缺陷包括線條斷開、線條變細(xì)、阻性開路和漸變開路等。如下面圖（8）所示：圖（8）圖中（a）和（b）是電路存在開路的情形，（c）則是造成同時開路和短路缺陷的情形。開路缺陷的形式取決于缺陷的位置及大小。例如，對于柵極開路（一般稱為浮柵，floating gate）這種缺陷，在缺陷面積小的情況下，隧道電流仍可流動，但信號的上升和下降時間增加；在缺陷面積大的情況下，輸入信號就在柵極形成耦合，形成的浮柵就獲得偏壓，此電壓可能導(dǎo)致晶體管導(dǎo)通，因此開路故障是否可檢測，取決于缺陷的面積和位置。開路缺陷不一定都可以用Stuck At的模式檢測到，如下面圖（9）所示：圖（9）上圖中，紅線部分表示那個mos管的drain與輸出開路了，當(dāng)順序輸入ab為00、01、10、11，從01變換為10的時候，輸出Q保持了上面一個狀態(tài)1,看起來還是正常的，這種情況下，就沒有檢測出來這個fault。但是如果調(diào)整一下輸入的向量的順序?yàn)?0、01、11、10，就可以發(fā)現(xiàn)這個fault。通過IDD的測試方法，也可以測試出一些open缺陷，如下面的圖（10）所示圖（10）上面紅色表示open的缺陷，當(dāng)輸入ABCD為1111時，輸出O為0，當(dāng)輸出轉(zhuǎn)為0001時候，在x、y和o之間出現(xiàn)了充放電，會有大電流出現(xiàn)。

延遲缺陷（delay faults）

在一些高速芯片應(yīng)用中，延遲缺陷特別重要，這種缺陷有很多原因，比如小面積的open導(dǎo)致某段線路的阻值偏大。如下面圖（11）所示：圖（11）這個path的delay已經(jīng)超過了一個clock的間隙，通過stuck At的測試方式，可以檢測到這個缺陷。但是有的時候，延遲沒有超過clock的間隙，就會造成潛在的失效，在某些情況下，比如硬件變化、外界溫度變化等，延遲超過clock的間隙，導(dǎo)致缺陷。這種延遲缺陷，可以通過AC測試的方法進(jìn)行補(bǔ)充，比如測試上升沿的時間、下降沿的時間等等。2

Pattern向量測試及IDDQ測試方法

上面給大家介紹了一下各種失效模式及測試原理。通過Pattern向量測試，加以電流測試為補(bǔ)充，可以有效地測試各種faults。Pattern向量測試的方法設(shè)計人員對某種fault模型進(jìn)行仿真，給出波形向量，通常是VCD格式或者WGL格式，測試人員需要結(jié)合時序、電平和邏輯，進(jìn)行編程，來對芯片輸入向量，以檢測輸出。如下面圖（12）表示的就是測試機(jī)force給芯片的一段波形。圖（12）而芯片在接受到這段輸入的波形后，運(yùn)行特定的邏輯，輸出波形如下面圖（13），測試機(jī)需要在指定的strobe window進(jìn)行比較輸出的與預(yù)期的邏輯值的情況，以此來判斷DUT是否邏輯功能正常。圖（13）下面圖（14）是一個AND gate的邏輯測試的例子，實(shí)際的輸出會有波動，如圖中的紫色的波形，在Edge Strobing地方（pattern的timing設(shè)定的）采樣到此時的輸出為High的狀態(tài)，表明此AND Gate的邏輯功能是正常。圖（14）IDDQ測試的方法：CMOS電路具有低功耗的優(yōu)點(diǎn)，靜態(tài)條件下由泄露電流引起的功耗可以忽略，僅僅在轉(zhuǎn)換期間電路從電源消耗較大的電流。Q代表靜態(tài)(quiescent),則IDDQ表示MOS電流靜態(tài)時從電源獲取的電流。IDDQ測試是源于物理缺陷的測試，也是可靠性測試的一部分，其有著測試成本低和能從根本上找出電路的問題（缺陷）所在的特點(diǎn)。即若在電壓測試生成中加入少量的IDDQ測試圖形，就可以大幅度提高電壓測試的覆蓋率。即使電路功能正常，IDDQ測試仍可以檢測出橋接、短路、柵氧短路等物理缺陷。測試方法如下面圖（15）所示圖（15）Step1: 給VDD上最高電壓，并且tester的電壓源設(shè)定一個鉗制電流，防止電流過大損測試機(jī)。Step2: run一個特定condition的pattern，去toggle盡量多的晶體管on。等待 5~10ms。Step3: 量測流過VDD上的電流。Step4: run另外一個特定condition的pattern，去toggle盡量多的晶體管off。等待5~10ms。Step5: 量測流過VDD上的電流。Step6: 重復(fù)上述的step2到step5的步驟大概5~10次，取讀出的平均值。跟datasheet中的規(guī)范進(jìn)行比較。各種測試的測試覆蓋率的大概情況如下面圖（16）所示：圖（16）如上圖所示，hardware直接量測是最直接的方法，但是這種方法可以測試的電路有限，很多內(nèi)部電路無法通過這種方法完成。而Stuck At測試和IDDQ測試的組合，可以有效的在時間和成本經(jīng)濟(jì)的情況下提高測試覆蓋率。3

其它的Hardware測試介紹

連通性測試介紹

連通性測試是測試芯片的管腳是否有確實(shí)連接到測試機(jī)之上，芯片的管腳之間是否有短路的一種測試，通常情況下，這項(xiàng)測試會放在第一項(xiàng)進(jìn)行，因?yàn)檫B通性測試可以很快發(fā)現(xiàn)測試機(jī)的setup問題，以及芯片管腳開短路的問題，從而在第一時間發(fā)現(xiàn)bad dut，節(jié)省測試成本。如下圖（17）所示的一個封裝芯片的剖面圖，造成連通性失效主要有這幾個原因：a) 制造過程中的問題，引起某些pin腳的開短路。b) 封裝中的missing bonding wires,會造成開路。c) 靜電問題，造成某個pin被打壞從而造成開短路問題。d) 封裝過程中造成的die crack或者某個pin腳的彎曲。圖（17）這個測試主要是去測試pin的ESD保護(hù)二極管。一般情況下，會把open/short測試放在一個項(xiàng)目里同時測試，也有情況是需要分開測試這兩個項(xiàng)目。測試某個pin到ground/其它pin之間的連通性，如下圖（18），圖（18）Step1: 所有不測試的pin都置0v。Step2: 在需要測試的pin上source一個-100uA的電流。Step3: 量測這個在測試的pin上的電壓--如果tester與這個測試pin接觸很好，并且這個pin本身沒有任何的開路或者短路到VDD/ground/其它的pin腳上，那么理想的測試到的電壓會是-0.7v。--如果這個在測試的pin有開路的fault，會量測到一個大的負(fù)電壓。--如果這個在測試的pin有短路到vdd/ground/其它的pin上，會量測到一個接近0v的電壓?？紤]到實(shí)際的電路的情況，一般limit設(shè)置為-1.5V ~-0.2V。測試某個pin到VDD/其它pin之間的連通性，如下圖（19）圖（19）Step1: 所有不測試的pin都置0v。Step2: 在需要測試的pin上source一個100uA的電流。Step3: 量測這個在測試的pin上的電壓。--如果tester與這個測試pin接觸很好，并且這個pin本身沒有任何的開路或者短路到VDD/ground/其它的pin腳上，那么理想的測試到的電壓會是0.7v。--如果這個在測試的pin有開路的fault，會量測到一個大的正電壓。--如果這個在測試的pin有短路到vdd/ground/其它的pin上，會量測到一個接近0v的電壓?？紤]到實(shí)際的電路的情況，一般limit設(shè)置為0.2V~1.5V。

DC參數(shù)測試（DC Parameters Test）

DC參數(shù)的測試，一般都是force電流測試電壓或者force電壓測試電流，主要是測試阻抗性。一般各種DC參數(shù)都會在datasheet里面標(biāo)明，測試的主要目的是確保delivery的芯片的DC參數(shù)值符合規(guī)范。IDD測試IDD測試（或者叫做ICC測試），在CMOS電路中是測試Drain to Drain的流動電流的，在TTL電路中是測試Collector to Collector的流動電流。如下面圖（20）所示：圖（20）Gross IDD/ICC Test (power pin short test)電源pin的短路測試，通常Open/short測試后馬上進(jìn)行，如果在制造過程中有issue，導(dǎo)致了電源到地的短路，會測試到非常大的電流，也會反過來損害到測試機(jī)本身。測試的基本方法如下面圖（21）所示圖（21）Step1: 給VDD上最高電壓，并且tester的電壓源設(shè)定一個鉗制電流，防止電流過大損測試機(jī)。Step2: 所有的輸入pin置高，所有的輸出pin置0. 等待5~10ms。Step3: 量測流過VDD上的電流，正向或者反向電流過高都說明電源到地短路了。Static IDD/ICC Test (靜態(tài)功耗測試)這個項(xiàng)目是測試當(dāng)芯片在靜態(tài)或者idle state的情況下，流過VDD的漏電，這個參數(shù)對低功耗應(yīng)用場景特別重要；這項(xiàng)測試也能檢測出一些在制造中產(chǎn)生的margin defect，這些defect非常有可能會給芯片帶來潛在的可靠性風(fēng)險。測試方法與下面圖（22）所示圖（22）Step1: 給VDD上最高電壓，并且tester的電壓源設(shè)定一個鉗制電流，防止電流過大損測試機(jī)。Step2: 跑pre-condition pattern,把芯片設(shè)置到低功耗狀態(tài)。等待5~10ms。Step3: 量測流過VDD上的電流，根據(jù)datasheet中的標(biāo)識設(shè)定limit，超過limit即表示壞品。Dynamic IDD/ICC Test (動態(tài)功耗測試)這個項(xiàng)目是測試當(dāng)芯片在不停地運(yùn)行某種function的情況下，流過VDD的電流。這個類似于某種工作情況下的功耗，需要meet產(chǎn)品spec中的值，對于功耗要求嚴(yán)格的應(yīng)用方案，此項(xiàng)指標(biāo)非常重要。測試方法如下面圖（23）所示：圖（23）Step1: 給VDD上最高電壓，并且tester的電壓源設(shè)定一個鉗制電流，防止電流過大損測試機(jī)。
Step2: 讓芯片持續(xù)不斷的運(yùn)行特定的pattern,等待5~10ms。Step3: 量測流過VDD上的電流，根據(jù)datasheet中的標(biāo)識設(shè)定limit，超過limit表示壞品。

Leakage測試

芯片內(nèi)部晶體管不可能在理想的狀態(tài)，因此或多或少會存在一定的漏電流，需要測試漏電，保證漏電是在正常的允許的范圍內(nèi)，而不是潛在的defect。Input Leakage Test（IIH and IIL）IIH是當(dāng)芯片的某個input pin被設(shè)定為輸入VIH時，從這個input pin到芯片的ground之間的漏電流，如下圖（24）所示圖（24）IIL是當(dāng)芯片的某個input pin被設(shè)定為輸入VIL時，從芯片的VDD 到這個input pin的之間的漏電流，如下圖（25）所示圖（25）Output Tristate Leakage Test（IOZL and IOZH）Tristate表示的是輸出pin是高阻狀態(tài)，當(dāng)這個時候，如果輸出pin上有電壓VDD，那么從輸出pin到芯片的ground上會有漏電（IOZH）；如果輸出pin接地，那么從芯片的VDD到這個輸出pin上也會有漏電（IOZL），如下面圖（26）所示，這些漏電必須保持在spec規(guī)定的范圍內(nèi)，以確保芯片的正常工作，不會有潛在的defect產(chǎn)生。圖（26）Output Logic Low DC Test（VOL/IOL）VOL表示的是當(dāng)輸出pin為狀態(tài)low的時候的最大電壓，IOL表示的是在此種狀態(tài)下這個輸出pin的最大的電流驅(qū)動能力，這個項(xiàng)目是測試當(dāng)此狀態(tài)下的輸出pin對地的電阻大小，如下面圖（27）所示。圖（27）Output Logic High DC Test（VOH/IOH）VOH表示的是當(dāng)輸出pin為狀態(tài)high的時候的最小電壓，IOH表示的是在此種狀態(tài)下這個輸出pin的最大的電流驅(qū)動能力，這個項(xiàng)目是測試當(dāng)此狀態(tài)下的芯片的VDD到這個輸出pin的電阻大小，如下面圖（28）所示。圖（28）隨著芯片工藝越來越先進(jìn)，晶體管密度越來越高，芯片測試的復(fù)雜度和難度也成倍地增長。本文通過各種失效模式及檢測機(jī)理的討論，梳理了一下基本的測試概念。后續(xù)我們會再針對混合信號測試、RF測試、DFT測試進(jìn)行一些探討，謝謝！
北京漢通達(dá)科技主要業(yè)務(wù)為給國內(nèi)用戶提供通用的、先進(jìn)國外測試測量設(shè)備和整體解決方案，產(chǎn)品包括多種總線形式（臺式/GPIB、VXI、PXI/PXIe、PCI/PCIe、LXI等）的測試硬件、相關(guān)軟件、海量互聯(lián)接口等。經(jīng)過二十年的發(fā)展，公司產(chǎn)品輻射全世界二十多個品牌，種類超過1000種。值得一提的是，我公司自主研發(fā)的BMS測試產(chǎn)品、芯片測試產(chǎn)品代表了行業(yè)一線水平