將數(shù)個功能不同的芯片,整合成“一個”具有完整功能的芯片,再封裝成“一個”集成電路,稱為“系統(tǒng)級芯片(SoC:System on a Chip)”。
例如:將處理器變成“CPU 單元”,北橋芯片變成“MCH 單元”,整合在同一個光罩上,制作成一個芯片,如下圖所示,目前 Intel公司就是朝向這個方向努力,以縮小筆記本電腦的體積。
SoC芯片的優(yōu)點
? 減小體積:以印刷電路板組合數(shù)個不同功能的集成電路,體積較大;如果整合成一個 SoC 芯片,體積則被縮小。
? 減少成本:需要封裝測試多顆集成電路,成本較高;如果整合成一個 SoC 芯片,只需要封裝測試一顆集成電路,成本較低。
? 降低耗電量同時提高運(yùn)算速度:以印刷電路板組合數(shù)個不同功能的集成電路,電信號必須在印刷電路板上傳送較長的距離才能進(jìn)行運(yùn)算,耗電量較高,運(yùn)算速度較慢;如果整合成一個 SoC 芯片,電信號在同一個集成電路內(nèi)傳送較短的距離就能進(jìn)行運(yùn)算,耗電量較低,運(yùn)算速度較快。
? 提升系統(tǒng)功能:將不同功能的集成電路整合成一個 SoC 芯片,體積較小,可以整合更多的“功能單元”,形成功能更強(qiáng)大的芯片。
SoC芯片的挑戰(zhàn)
由于 SoC 芯片的設(shè)計與驗證必須與半導(dǎo)體制造技術(shù)配合,再加上必須具備完整的混合信號、數(shù)字與類比、低頻與高頻、存儲器等相關(guān)的智慧財產(chǎn)權(quán)(IP)產(chǎn)業(yè)互相配合,因此系統(tǒng)單晶片的設(shè)計仍然有許多困難極待克服,系統(tǒng)單晶片的設(shè)計瓶頸包括:
? 制造瓶頸:不同功能單元的制程技術(shù)不同,要同時制作在硅芯片上非常困難,數(shù)字電路的整合比較容易,數(shù)字與模擬電路兩者要整合在一起就比較困難。? 封裝瓶頸:SoC 芯片功能強(qiáng)大,工作頻率增加,必定會造成線路的信號產(chǎn)生雜訊互相干擾,必須使用覆晶封裝、錫球封裝、 晶圓級封裝等技術(shù)加以克服。
? 測試瓶頸:測試機(jī)器必須同時具備多種數(shù)字與模擬信號的測試功能,因此必須發(fā)展多功能單一機(jī)型的測試機(jī)器,同時測試不同功能的 SoC 芯片。
為何需要SoC?智能手機(jī)的發(fā)展自 2007 年蘋果發(fā)表 iPhone 3G 后,到之后蘋果開始設(shè)計自己的 A 系列芯片,從 2010 的 A4 芯片,到現(xiàn)在 M2系列,性能的爆炸性增長,同時卻能維持住省電,而在同一面積下能塞的晶體管還愈來愈多。當(dāng)然不能忽視的是這也是投入很多金錢即研究人員出來的成果,但可以證明 SoC 帶來的優(yōu)勢,是非同小可的。
物聯(lián)網(wǎng)也是 SoC 其中的推力之一。蘋果 Airpod具有藍(lán)牙、音樂播放功能,Apple Watch 有 Wifi、顯示以及聲音功能。但這卻很難利用同一顆 CPU 來完成這兩種截然不同的應(yīng)用,因此面對物聯(lián)網(wǎng)多樣化的應(yīng)用需求,SoC 剛好就是很棒的解決方案。
透過整合不同的芯片,并針對不同的應(yīng)用設(shè)計 SoC 芯片,再讓架構(gòu)師設(shè)計適合的微架構(gòu),進(jìn)行優(yōu)化、測試,來解決物聯(lián)網(wǎng)應(yīng)用的需求,如:更長的使用時間搭配更棒的音質(zhì)效果、或者更棒的感測技術(shù)搭配無線功能等等。
人工智能的成長
事實上,神經(jīng)網(wǎng)絡(luò)的概念很早就被提出,之所以近十年快速發(fā)展是因為 GPU 算力的突破性成長,讓以前要花幾個禮拜訓(xùn)練的模型,如今在幾天甚至幾個小時就能完成,這也帶領(lǐng)世界走進(jìn)大數(shù)據(jù)時代。
通過CPU 與GPU的整合,同時也推動著AI SoC 芯片的發(fā)展。
除此之外,市場需求、應(yīng)用層面的擴(kuò)張、額外的數(shù)據(jù)處理,也推動了SoC 的需求增加。
-
芯片
+關(guān)注
關(guān)注
452文章
49938瀏覽量
419609 -
soc
+關(guān)注
關(guān)注
38文章
4065瀏覽量
217549
發(fā)布評論請先 登錄
相關(guān)推薦
評論