0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

從鎖存器角度看亞穩(wěn)態(tài)發(fā)生的原因及方案簡(jiǎn)單分析

冬至子 ? 來(lái)源:Bug記錄 ? 作者:woodfan ? 2023-06-20 15:29 ? 次閱讀

發(fā)生亞穩(wěn)態(tài)的原因是信號(hào)在傳輸?shù)倪^(guò)程中不能滿(mǎn)足觸發(fā)器的建立時(shí)間和保持時(shí)間。發(fā)生亞穩(wěn)態(tài)時(shí),觸發(fā)器的輸出是個(gè)中間態(tài),也是x態(tài),不能確定為0或1,而且這個(gè)亞穩(wěn)態(tài)還會(huì)往后傳遞至更多的組合邏輯和時(shí)序邏輯電路。

所謂建立時(shí)間,就是在clk有效邊沿到來(lái)之前輸入信號(hào)需要保持穩(wěn)定的最小時(shí)間;所謂保持時(shí)間,就是在clk有效邊沿到來(lái)之后輸入信號(hào)還需要保持穩(wěn)定的最小時(shí)間。

為了簡(jiǎn)便分析,將一個(gè)觸發(fā)器的結(jié)構(gòu)簡(jiǎn)化為下圖:

圖片

一個(gè)觸發(fā)器等效為兩個(gè)觸發(fā)電平不一樣的鎖存器的信號(hào)鏈;鎖存器的特性為:

  • 當(dāng)clk為有效電平時(shí),鎖存器是透?jìng)髂J剑琎隨著D的變化而變化;
  • 當(dāng)clk為無(wú)效電平時(shí),鎖存器在鎖存模式,Q為之前保存的值,D輸入值不會(huì)對(duì)Q有影響。

所以,如上圖,當(dāng)clk為低電平的時(shí)候, L1為透明傳輸模式,輸入信號(hào)in透?jìng)髦罳1,但是L2是鎖存模式,Q2并不會(huì)受到Q1的影響;

而當(dāng)clk翻轉(zhuǎn)至高電平時(shí),L1將會(huì)進(jìn)入鎖存模式,這個(gè)過(guò)程需要一段時(shí)間完成。L2會(huì)進(jìn)入透?jìng)髂J?,而此時(shí)L1可能還處于透?jìng)髂J?。那么在clk翻轉(zhuǎn)之前的一段時(shí)間到L1完成進(jìn)入鎖存,L2進(jìn)入透?jìng)髂J竭@段時(shí)間內(nèi),輸入信號(hào)in都是不可以變化的,否則可能導(dǎo)致Q1傳導(dǎo)中間值,進(jìn)而Q2也傳輸x態(tài),也就是所謂的亞穩(wěn)態(tài)。

圖片

圖來(lái)自百度百科

再探討一些異步信號(hào)同步的方法原理。對(duì)于單bit信號(hào)來(lái)說(shuō),我們都知道一般用兩個(gè)DFF觸發(fā)器來(lái)做同步,當(dāng)然這不是一定的,具體幾個(gè)DFF需要根據(jù)兩個(gè)時(shí)鐘域的頻率做計(jì)算。但本文分析以?xún)蓚€(gè)DFF觸發(fā)器為例。

值得一提的是,多個(gè)DFF觸發(fā)器解決異步信號(hào)同步的亞穩(wěn)態(tài)方案,并不能完全地消除亞穩(wěn)態(tài),只是極大地降低了亞穩(wěn)態(tài)發(fā)生的概率。有一個(gè)MTBF的平均無(wú)故障時(shí)間公式計(jì)算,公式跟芯片工藝的PVT,接收數(shù)據(jù)時(shí)鐘頻率,接收數(shù)據(jù)的翻轉(zhuǎn)率有關(guān)。如果我們的MTBF時(shí)間大于產(chǎn)品的保質(zhì)期,可以視為沒(méi)問(wèn)題(保修期的作用之一)

圖片

圖來(lái)自百度百科

那么,為什么加兩個(gè)觸發(fā)器就能降低亞穩(wěn)態(tài)的概率呢?從電路上分析來(lái)說(shuō),雖然觸發(fā)器的輸出是中間值,但是現(xiàn)實(shí)世界中是存在噪聲的,那么一定會(huì)導(dǎo)致信號(hào)會(huì)偏向某個(gè)固定值0或1。但這個(gè)過(guò)程是需要一定時(shí)間的,所以通過(guò)加兩級(jí)觸發(fā)器,讓這個(gè)趨向確定值的過(guò)程在觸發(fā)器傳遞過(guò)程中完成,那么最后觸發(fā)器的輸出就是一個(gè)確定值了。

當(dāng)然,也會(huì)發(fā)生某些情況下,這個(gè)趨向確定值的過(guò)程會(huì)很漫長(zhǎng),所以說(shuō)只能降低發(fā)生的概率而不能消除。

那么對(duì)于多bit信號(hào)的同步呢,在我看來(lái),方案是讓把多bit信號(hào)轉(zhuǎn)換為單bit信號(hào)同步(格雷碼),或者讓多bit信號(hào)保持穩(wěn)定,只要能夠保證在接收數(shù)據(jù)時(shí)鐘域內(nèi),信號(hào)一直穩(wěn)定不變,就不會(huì)產(chǎn)生亞穩(wěn)態(tài)。大家可以想想諸如FIFO,D-MUX,握手等方法是不是等待多bit信號(hào)穩(wěn)定后再去采樣。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 鎖存器
    +關(guān)注

    關(guān)注

    8

    文章

    904

    瀏覽量

    41388
  • 觸發(fā)器
    +關(guān)注

    關(guān)注

    14

    文章

    1992

    瀏覽量

    60976
  • FIFO存儲(chǔ)
    +關(guān)注

    關(guān)注

    0

    文章

    103

    瀏覽量

    5953
  • CLK
    CLK
    +關(guān)注

    關(guān)注

    0

    文章

    126

    瀏覽量

    17089
  • dff
    dff
    +關(guān)注

    關(guān)注

    0

    文章

    26

    瀏覽量

    3382
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    利用IDDR簡(jiǎn)化亞穩(wěn)態(tài)方案

    不同的時(shí)鐘,其中一個(gè)時(shí)鐘速度是另一個(gè)的兩倍)。圖3 顯示IDDR替代的同步鏈整體而言,亞穩(wěn)態(tài)問(wèn)題會(huì)給設(shè)計(jì)帶來(lái)不便,但采用一些快速便捷的解決方案(如以一種新的方式使用IDDR原語(yǔ))就能大幅降低設(shè)計(jì)
    發(fā)表于 12-29 15:17

    FPGA中亞穩(wěn)態(tài)——讓你無(wú)處可逃

    1. 應(yīng)用背景1.1亞穩(wěn)態(tài)發(fā)生原因在FPGA系統(tǒng)中,如果數(shù)據(jù)傳輸中不滿(mǎn)足觸發(fā)的Tsu和Th不滿(mǎn)足,或者復(fù)位過(guò)程中復(fù)位信號(hào)的釋放相對(duì)于有效時(shí)鐘沿的恢復(fù)時(shí)間(recovery time)
    發(fā)表于 01-11 11:49

    FPGA中亞穩(wěn)態(tài)——讓你無(wú)處可逃

    本帖最后由 eehome 于 2013-1-5 09:55 編輯 1. 應(yīng)用背景1.1亞穩(wěn)態(tài)發(fā)生原因在FPGA系統(tǒng)中,如果數(shù)據(jù)傳輸中不滿(mǎn)足觸發(fā)的Tsu和Th不滿(mǎn)足,或者復(fù)位過(guò)程
    發(fā)表于 04-25 15:29

    FPGA觸發(fā)亞穩(wěn)態(tài)認(rèn)識(shí)

    指標(biāo)都是有余量的。輕微的違反tSU或者tH并不會(huì)發(fā)生亞穩(wěn)態(tài),只是導(dǎo)致觸發(fā)的tCO超出器件的規(guī)范(spec)。只有當(dāng)數(shù)據(jù)的跳變出現(xiàn)在亞穩(wěn)態(tài)捕捉窗口W (見(jiàn)圖2中的W,fs級(jí)別的時(shí)間窗口
    發(fā)表于 12-04 13:51

    fpga亞穩(wěn)態(tài)實(shí)例分析

    要求的,進(jìn)而出現(xiàn)亞穩(wěn)態(tài)。但是有人認(rèn)為, “cnt”的值原來(lái)是零,“clr_cnt”只是把”cnt”的值清零, 這樣來(lái)說(shuō)觸發(fā)“cnt”的輸入根本沒(méi)有發(fā)生過(guò)變化,怎么可能有亞穩(wěn)態(tài)事件?
    發(fā)表于 12-04 13:55

    在FPGA復(fù)位電路中產(chǎn)生亞穩(wěn)態(tài)原因

    亞穩(wěn)態(tài)概述01 亞穩(wěn)態(tài)發(fā)生原因在 FPGA 系統(tǒng)中,如果數(shù)據(jù)傳輸中不滿(mǎn)足觸發(fā)的 Tsu 和 Th 不滿(mǎn)足,或者復(fù)位過(guò)程中復(fù)位信號(hào)的釋放相對(duì)
    發(fā)表于 10-19 10:03

    FPGA--中復(fù)位電路產(chǎn)生亞穩(wěn)態(tài)原因

    FPGA 設(shè)計(jì)需要重視的一個(gè)注意事項(xiàng)。理論分析01 信號(hào)傳輸中的亞穩(wěn)態(tài)在同步系統(tǒng)中,輸入信號(hào)總是系統(tǒng)時(shí)鐘同步,能夠達(dá)到寄存的時(shí)序要求,所以亞穩(wěn)態(tài)不會(huì)
    發(fā)表于 10-22 11:42

    關(guān)于FPGA設(shè)計(jì)的同步信號(hào)和亞穩(wěn)態(tài)分析

    讓我們觸發(fā)開(kāi)始,所有觸發(fā)都有一個(gè)圍繞活動(dòng)時(shí)鐘沿的建立(setup time)和保持窗口(hold time),在此期間數(shù)據(jù)不得更改。如果該窗口中的數(shù)據(jù)實(shí)際發(fā)生了變化,則觸發(fā)
    發(fā)表于 10-18 14:29

    今日說(shuō)“法”:讓FPGA設(shè)計(jì)中的亞穩(wěn)態(tài)“無(wú)處可逃”

    分析一下。 背景 1、亞穩(wěn)態(tài)發(fā)生原因 在FPGA系統(tǒng)中,如果數(shù)據(jù)傳輸中不滿(mǎn)足觸發(fā)的Tsu和Th不滿(mǎn)足,或者復(fù)位過(guò)程中復(fù)位信號(hào)的釋放相
    發(fā)表于 04-27 17:31

    一種消除異步電路亞穩(wěn)態(tài)的邏輯控制方法

    本文分析了異步電路中亞穩(wěn)態(tài)產(chǎn)生的原因和危害, 比較了幾種常用的降低亞穩(wěn)態(tài)發(fā)生概率的設(shè)計(jì)方法, 針對(duì)這些方法不能徹底消除
    發(fā)表于 10-01 01:56 ?55次下載
    一種消除異步電路<b class='flag-5'>亞穩(wěn)態(tài)</b>的邏輯控制方法

    關(guān)于FPGA設(shè)計(jì)中的亞穩(wěn)態(tài)及其緩解措施的分析和介紹

    在進(jìn)行FPGA設(shè)計(jì)時(shí),往往只關(guān)心“0”和“1”兩種狀態(tài)。然而在工程實(shí)踐中,除了“0”、“1”外還有其他狀態(tài),亞穩(wěn)態(tài)就是其中之一。亞穩(wěn)態(tài)是指觸發(fā)
    發(fā)表于 10-06 09:42 ?1205次閱讀
    關(guān)于FPGA設(shè)計(jì)中的<b class='flag-5'>亞穩(wěn)態(tài)</b>及其緩解措施的<b class='flag-5'>分析</b>和介紹

    亞穩(wěn)態(tài)產(chǎn)生原因、危害及消除方法

    亞穩(wěn)態(tài)問(wèn)題是數(shù)字電路中很重要的問(wèn)題,因?yàn)楝F(xiàn)實(shí)世界是一個(gè)異步的世界,所以亞穩(wěn)態(tài)是無(wú)法避免的,并且亞穩(wěn)態(tài)應(yīng)該也是面試??嫉目键c(diǎn)。
    的頭像 發(fā)表于 09-07 14:28 ?9238次閱讀

    解讀CMOS到觸發(fā) 常見(jiàn)結(jié)構(gòu)與應(yīng)用

    主要內(nèi)容: ·雙穩(wěn)態(tài)器件 ·常見(jiàn)結(jié)構(gòu) ·
    的頭像 發(fā)表于 01-28 09:28 ?4285次閱讀
    解讀<b class='flag-5'>從</b>CMOS到觸發(fā)<b class='flag-5'>器</b> <b class='flag-5'>鎖</b><b class='flag-5'>存</b><b class='flag-5'>器</b>常見(jiàn)結(jié)構(gòu)與<b class='flag-5'>鎖</b><b class='flag-5'>存</b><b class='flag-5'>器</b>應(yīng)用

    什么是亞穩(wěn)態(tài)?如何克服亞穩(wěn)態(tài)?

    亞穩(wěn)態(tài)在電路設(shè)計(jì)中是常見(jiàn)的屬性現(xiàn)象,是指系統(tǒng)處于一種不穩(wěn)定的狀態(tài),雖然不是平衡狀態(tài),但可在短時(shí)間內(nèi)保持相對(duì)穩(wěn)定的狀態(tài)。對(duì)工程師來(lái)說(shuō),亞穩(wěn)態(tài)的存在可以帶來(lái)獨(dú)特的性質(zhì)和應(yīng)用,如非晶態(tài)材料、晶體缺陷等
    的頭像 發(fā)表于 05-18 11:03 ?4466次閱讀

    亞穩(wěn)態(tài)分析與處理

    本文主要介紹了亞穩(wěn)態(tài)分析與處理。
    的頭像 發(fā)表于 06-21 14:38 ?3801次閱讀
    <b class='flag-5'>亞穩(wěn)態(tài)</b>的<b class='flag-5'>分析</b>與處理