Alphawave Semi擴大與三星的合作，增加3nm連接IP

過去幾年，三星晶圓廠為了追趕臺積電做了很多努力，而在今天，他們公布了一系列的合作，彰顯了他們在晶圓市場更進一步的決心。

Alphawave Semi 擴大與三星的合作，增加 3nm 連接 IP

全球技術基礎設施高速連接領域的全球領導者Alphawave Semi宣布擴大與三星的持續(xù)合作，將 3nm 工藝節(jié)點納入其中。

三星 Foundry平臺客戶現(xiàn)在受益于 Alphawave Semi 最先進的高性能連接 IP 和小芯片技術，包括 112 千兆位每秒 (Gbps) 以太網(wǎng)和 PCI Express Gen6/CXL 3.0 接口，用于構建復雜的片上系統(tǒng)(SoC) 需要跟上數(shù)據(jù)密集型應用快速增長的需求，例如生成 AI 和全球數(shù)據(jù)中心所需的相關基礎設施。

“Alphawave Semi 是 Samsung Foundry 的重要合作伙伴，因為他們是高性能連接 IP 和小芯片解決方案領域公認的行業(yè)領導者，”三星電子 Foundry IP 開發(fā)企業(yè)執(zhí)行副總裁 Jongshin Shin 說?！拔覀兒芨吲d與 Alphawave Semi 在多個客戶設計和工藝世代方面進行深入合作，包括 5nm 和 4nm，以及現(xiàn)在的 3nm。我們期待在 2023 年及以后有更多機會在 Samsung Foundry 平臺中利用 Alphawave Semi 的連接 IP?！?/p>

“由于生成人工智能的興起，數(shù)據(jù)中心連接正在經(jīng)歷一場顯著的轉變，開創(chuàng)了一個高性能芯片芯片時代。Alphawave Semi 技術除了支持 AI 基礎設施外，還支持容納 AI 解決方案的數(shù)據(jù)中心的連接，”Alphawave Semi 首席執(zhí)行官兼聯(lián)合創(chuàng)始人 Tony Pialis 表示。“我們很高興將與 Samsung Foundry 的深度合作擴展到 3nm 節(jié)點，利用我們最先進的高速連接 IP 技術，為超標量和數(shù)據(jù)基礎設施客戶提供新水平的性能、靈活性和可擴展性?！?/p>

Alphawave Semi 的高性能連接 PHY IP，包括 112 Gbps 以太網(wǎng)和 PCIe Gen6/CXL3.0，以及 Universal Chiplet ExpressTM (UCIeTM)，可用于三星 Foundry 節(jié)點。Alphawave Semi 還將它們作為完全集成的 IP 子系統(tǒng)與控制器 IP 一起提供。

新思和三星建立廣泛合作

Synopsys, Inc.宣布與Samsung Foundry達成擴展協(xié)議，以開發(fā)廣泛的 IP 產品組合，以降低設計風險并加速汽車、移動、高性能計算 (HPC) 的芯片成功和多芯片設計。

該協(xié)議擴大了 Synopsys 與三星的合作，以增強 Synopsys 為三星先進的 8LPU、SF5、SF4 和 SF3 工藝提供的 IP 產品，包括基礎 IP、USB、PCI Express、112G 以太網(wǎng)、UCIe、LPDDR、DDR、MIPI 等。此外，新思科技將為三星的 SF5A 和 SF4A 汽車工藝節(jié)點優(yōu)化 IP，以滿足嚴格的Grade 1 或 Grade 2 溫度和 AEC-Q100 可靠性要求，使汽車芯片設計人員能夠減少設計工作量并加快 AEC-Q100 認證。用于 ADAS SoC 的汽車級 IP 將包括設計故障模式和影響分析 (DFMEA) 報告，可為汽車 SoC 應用節(jié)省數(shù)月的開發(fā)工作。

Synopsys 的 IP 管理和戰(zhàn)略產品高級副總裁 John Koeter 表示：“我們與三星在 EDA 和 IP 方面的廣泛合作優(yōu)化工作幫助汽車、移動、HPC 和多芯片系統(tǒng)架構師應對為先進工藝技術設計芯片的固有挑戰(zhàn)?！?“我們長達數(shù)十年的合作得以擴展，為設計師提供了一條低風險的途徑來實現(xiàn)他們的設計要求，并迅速將差異化產品推向市場?！?/p>

三星電子代工 IP 開發(fā)公司執(zhí)行副總裁 Jongshin Shin 表示：“作為我們的主要 IP 合作伙伴，三星與 Synopsys 的長期合作通過三星每一代技術進步提供對高質量 IP 的訪問，使我們的共同客戶受益?！?. “將這種合作伙伴關系擴展到三星的全系列先進節(jié)點，使設計人員能夠獲得業(yè)界最廣泛的 IP 組合，使他們能夠以更低的風險和更快的上市時間滿足目標應用的性能、功率和面積要求。”

據(jù)報道，可用或正在為三星工藝開發(fā)的 Synopsys IP 包括邏輯庫、嵌入式存儲器、TCAM、GPIO、eUSB2、USB 2.0/3.0/3.1/4.0、USB-C/DisplayPort、PCI Express 3.0/4.0/5.0/6.0、112G 以太網(wǎng)、多協(xié)議 16G/32G PHY、UCIe、HDMI 2.1、LPDDR5X/5/4X/4、DDR5/4/3、SD3.0/eMMC 5.1、MIPI C/D PHY 和 MIPI M-PHY G4/G5。

Cadence 和 Samsung Foundry 達成多年協(xié)議

Cadence Design Systems, Inc.宣布已與Samsung Foundry簽署了一項多年期協(xié)議，以擴大 Cadence 設計 IP 組合在三星 Foundry SF5A 工藝技術上的可用性，這是最新的支持汽車應用的 5nm 工藝變體。通過該協(xié)議，聯(lián)合客戶可以獲得來自三星先進代工生態(tài)系統(tǒng)（SAFE）合作伙伴Cadence的完整設計IP解決方案，包括112/56/25/10G PHY/MAC、PCI Express（PCIe）6.0/5.0/ 4.0/3.1 PHY/控制器、通用小芯片互連高速 (UCIe) PHY/控制器、USB3.x PHY/控制器以及用于 GDDR6 和 DDR5/4 的完整 PHY 和控制器產品。

該協(xié)議還包括在 Samsung Foundry 先進的 SF3 技術上啟用最新的 DDR5 8400+ 和 GDDR7 解決方案，為尋求高性能、高帶寬內存接口解決方案以設計生成 AI/ML 的領先客戶提供面向未來的遷移路徑、超大規(guī)模和高性能計算 (HPC) 應用程序。Cadence 設計 IP 解決方案提供最佳功率、性能和面積 (PPA) 以及豐富的功能集，以實現(xiàn)大規(guī)模 SoC 設計的不折不扣的差異化、多功能性和創(chuàng)新。此外，Cadence 通過集成 PHY 和控制器 IP 提供完整的子系統(tǒng)交付，以簡化集成、最大限度地降低風險并加快上市時間。

“多年來，Cadence 和三星一直在三星 EDA 和 IP 生態(tài)系統(tǒng)支持方面密切合作。通過這個新的多年 IP 擴展計劃，我們進一步鞏固了我們的承諾，使共同客戶能夠獲得基于 SF5A 技術的完整設計 IP 組合以及基于 SF3 的領先 DDR5 8400+ 和 GDDR7/6 解決方案，”Jongshin Shin 說, 三星代工廠執(zhí)行副總裁兼 IP 生態(tài)系統(tǒng)負責人。

“Cadence 致力于擴展我們的 IP 產品組合，以滿足客戶不斷變化的設計需求，”Cadence IP 集團產品營銷副總裁 Rishi Chugh 說。“通過與三星的合作，我們可以提供豐富的高性能 IP 和具有競爭力的 PPA，以滿足 HPC、AI/ML、網(wǎng)絡、存儲和汽車應用的最苛刻要求。在 SF3 上開發(fā)最新的 GDDR7 IP 證明了我們在該細分市場的領導地位?！?/p>