0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DB GlobalChip有效運(yùn)用Cadence的Spectre FX和AMS Designer,將IP驗(yàn)證速度加快2倍

Cadence楷登 ? 來源:未知 ? 2023-06-25 12:25 ? 次閱讀

Cadence Spectre 技術(shù)助力 DB GlobalChip 加速模擬和混合信號(hào) IP 開發(fā)

中國(guó)上海,2023 年 6 月 25 日 —— 楷登電子(美國(guó) Cadence 公司,NASDAQ:CDNS)近日宣布,DB GlobalChip 部署了 Cadence Spectre FX Simulator,該工具與 Spectre AMS Designer 集成,用于驗(yàn)證其關(guān)鍵的模擬和混合信號(hào) IP,與現(xiàn)有流程相比,在達(dá)到所需精度的同時(shí),可幫助提升 2 倍性能。Cadence 的這款解決方案助力 DB GlobalChip 加速了 IP 開發(fā)和驗(yàn)證周期,可以更快將產(chǎn)品推向市場(chǎng)。

在客戶規(guī)定的時(shí)間內(nèi)滿足模擬和混合信號(hào) IP 的嚴(yán)苛設(shè)計(jì)要求,這是一項(xiàng)日益突出的挑戰(zhàn)。DB GlobalChip 不斷創(chuàng)新自己的設(shè)計(jì)方法學(xué),力求在保證精度的同時(shí)縮短設(shè)計(jì)和驗(yàn)證周期。其成功將 Spectre FX Simulator 用于模擬晶體管級(jí)設(shè)計(jì),同時(shí)還運(yùn)用了全面的混合信號(hào)仿真解決方案——Spectre AMS Designer,該工具與 Spectre FX Simulator 集成,用于涵蓋數(shù)字控制邏輯,以更快的速度轉(zhuǎn)換模擬 / 數(shù)字交互影響。

Cadence Spectre 為 DB GlobalChip 設(shè)計(jì)團(tuán)隊(duì)提供了開箱即用的直觀使用模式和全方位的方法學(xué)支持,其中包括 Cadence Virtuoso ADE Suite,幫助他們獲得全面的驗(yàn)證品質(zhì)和覆蓋率,同時(shí)大大加快了向客戶交付 IP 的速度。

DB GlobalChip 利用了 Spectre FX Simulator 的多核心架構(gòu)來并行運(yùn)行仿真,并利用易于使用的預(yù)設(shè)選項(xiàng),優(yōu)化混合信號(hào)和晶體管級(jí)仿真的精度。這就使得設(shè)計(jì)和驗(yàn)證團(tuán)隊(duì)能夠在不犧牲精度的前提下,利用現(xiàn)有的硬件資源來加快仿真周轉(zhuǎn)速度。

“要開發(fā)復(fù)雜的模擬和混和信號(hào) IP,需要借助高度準(zhǔn)確的 FastSPICE 仿真,并與混合信號(hào)驗(yàn)證環(huán)境緊密集成,”DB GlobalChip 副總裁 Jeongtae Park 說道,“我們的 IP 設(shè)計(jì)人員利用 Cadence 全面混合信號(hào)仿真解決方案提供的使用模式和超高性能,縮短了運(yùn)行周期,將生產(chǎn)力提升了 2 倍,同時(shí)能滿足嚴(yán)苛的精度要求?!?/p>

Spectre FX SimulatorSpectre AMS Designer 是業(yè)界領(lǐng)先的 Spectre Simulation Platform 的一部分,該平臺(tái)提供唯一包含多個(gè)求解器的完整仿真解決方案,使設(shè)計(jì)人員可以在電路級(jí)、模塊級(jí)和系統(tǒng)級(jí)仿真和驗(yàn)證任務(wù)之間輕松無縫切換。Spectre Simulation Platform 支持 Cadence 的智能系統(tǒng)設(shè)計(jì)Intelligent System Design)戰(zhàn)略,助力客戶實(shí)現(xiàn) SoC 卓越設(shè)計(jì)。

要獲取更多信息,請(qǐng)?jiān)L問:

www.cadence.com/go/SpectreSimulationPlatform

(您可復(fù)制至瀏覽器或點(diǎn)擊閱讀原文打開)

關(guān)于 Cadence

Cadence 是電子系統(tǒng)設(shè)計(jì)領(lǐng)域的關(guān)鍵領(lǐng)導(dǎo)者,擁有超過 30 年的計(jì)算軟件專業(yè)積累?;诠镜闹悄芟到y(tǒng)設(shè)計(jì)戰(zhàn)略,Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品,助力電子設(shè)計(jì)概念成為現(xiàn)實(shí)。Cadence 的客戶遍布全球,皆為最具創(chuàng)新能力的企業(yè),他們向超大規(guī)模計(jì)算、5G 通訊、汽車、移動(dòng)設(shè)備、航空、消費(fèi)電子、工業(yè)和醫(yī)療等最具活力的應(yīng)用市場(chǎng)交付從芯片、電路板到完整系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)九年名列美國(guó)財(cái)富雜志評(píng)選的 100 家最適合工作的公司。如需了解更多信息,請(qǐng)?jiān)L問公司網(wǎng)站www.cadence.com。

2023 Cadence Design Systems, Inc. 版權(quán)所有。在全球范圍保留所有權(quán)利。Cadence、Cadence 徽標(biāo)和 www.cadence.com/go/trademarks 中列出的其他 Cadence 標(biāo)志均為 Cadence Design Systems, Inc. 的商標(biāo)或注冊(cè)商標(biāo)。所有其他標(biāo)識(shí)均為其各自所有者的資產(chǎn)。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Cadence
    +關(guān)注

    關(guān)注

    64

    文章

    908

    瀏覽量

    141672

原文標(biāo)題:DB GlobalChip有效運(yùn)用Cadence的Spectre FX和AMS Designer,將IP驗(yàn)證速度加快2倍

文章出處:【微信號(hào):gh_fca7f1c2678a,微信公眾號(hào):Cadence楷登】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    Cadence與Samsung Foundry開展廣泛合作

    楷登電子(美國(guó) Cadence 公司,NASDAQ:CDNS)近日宣布與 Samsung Foundry 開展廣泛合作,旨在推動(dòng)技術(shù)進(jìn)步,包括加快 Samsung Foundry 的先進(jìn)全環(huán)繞柵極
    的頭像 發(fā)表于 08-29 09:24 ?486次閱讀

    Cadence展示完整的PCIe 7.0 IP解決方案

    十多年來,Cadence 對(duì) PCIe 技術(shù)的堅(jiān)定承諾和支持,在業(yè)界有目共睹。我們深知強(qiáng)大 PCIe 生態(tài)系統(tǒng)的重要性,并感謝 PCI-SIG 提供的平臺(tái)。在 PCI-SIG 開發(fā)者大會(huì)迎來 32 周年之際,Cadence 宣布面向 HPC/AI 市場(chǎng)推出完整的 PCIe
    的頭像 發(fā)表于 08-29 09:14 ?313次閱讀
    <b class='flag-5'>Cadence</b>展示完整的PCIe 7.0 <b class='flag-5'>IP</b>解決方案

    如何Cadence capture原理圖轉(zhuǎn)換?#原理圖設(shè)計(jì)#Cadence轉(zhuǎn)換#EDA

    Cadenceeda
    上海弘快科技有限公司
    發(fā)布于 :2024年08月15日 11:56:20

    新思科技PCIe 7.0驗(yàn)證IP(VIP)的特性

    在近期的博文《新思科技率先推出PCIe 7.0 IP解決方案,加速HPC和AI等萬億參數(shù)領(lǐng)域的芯片設(shè)計(jì)》中,新思科技宣布推出綜合全面的PCIe Express Gen 7(PCIe 7.0)驗(yàn)證IP(VIP)解決方案,以支持高性
    的頭像 發(fā)表于 07-24 10:11 ?439次閱讀
    新思科技PCIe 7.0<b class='flag-5'>驗(yàn)證</b><b class='flag-5'>IP</b>(VIP)的特性

    Cadence 擴(kuò)充系統(tǒng) IP 產(chǎn)品組合,推出 NoC 以優(yōu)化電子系統(tǒng)連接性

    楷登電子(美國(guó) Cadence 公司,NASDAQ:CDNS)近日宣布擴(kuò)充其系統(tǒng) IP 產(chǎn)品組合,新增了 Cadence? Janus? Network-on-Chip(NoC)。
    的頭像 發(fā)表于 07-03 09:24 ?507次閱讀

    西門子數(shù)字化工業(yè)軟件推出Veloce CS硬件輔助驗(yàn)證和確認(rèn)系統(tǒng)

    創(chuàng)新的 Veloce CS 架構(gòu)整合了硬件加速仿真、企業(yè)原型驗(yàn)證和軟件原型驗(yàn)證驗(yàn)證和確認(rèn)周期加快 10
    的頭像 發(fā)表于 05-08 14:28 ?607次閱讀

    Cadence擴(kuò)充Tensilica IP產(chǎn)品陣容,強(qiáng)化汽車傳感器融合計(jì)算能力

    全球電子設(shè)計(jì)自動(dòng)化和半導(dǎo)體IP解決方案的領(lǐng)先企業(yè)楷登電子(Cadence)近日宣布,其進(jìn)一步擴(kuò)展了Tensilica IP產(chǎn)品系列,以滿足汽車行業(yè)中日益增長(zhǎng)的傳感器融合應(yīng)用計(jì)算需求。新推出
    的頭像 發(fā)表于 03-14 11:38 ?759次閱讀

    如何FX3的Tx去加重設(shè)置值設(shè)置為 “0”?

    ,請(qǐng)告訴我怎么做。 例如,是否可以 Tx 去加重 (dB) 的值設(shè)置為 0x00,用于上述社區(qū)中描述的 Tx 去加重? Tx 去加重 (dB) = 20 *log10 [(128 ? 2
    發(fā)表于 02-23 06:05

    WLAN沒有有效IP配置怎么辦

    WLAN 是無線局域網(wǎng)技術(shù)的縮寫,已經(jīng)成為我們?nèi)粘I钪胁豢苫蛉钡囊徊糠?。然而,在使?WLAN 的過程中,我們可能會(huì)遇到一些問題,其中之一就是 WLAN 的無有效 IP 配置。本文詳細(xì)分析這一
    的頭像 發(fā)表于 02-20 14:17 ?2876次閱讀

    豪威集團(tuán) 天津 招聘模擬電路設(shè)計(jì)工程師

    相關(guān)專業(yè),碩士及以上學(xué)歷; 具備扎實(shí)的器件與電路基礎(chǔ),熟悉半導(dǎo)體器件的物理特性、寄生和版圖要求等; 熟練運(yùn)用Cadence模擬電路設(shè)計(jì)工具,如Virtuoso、Spectre等; 熟悉BGR、LDO
    發(fā)表于 11-30 17:09

    Realtek 有效利用 Cadence Tempus Timing Solution 成功完成 12 納米設(shè)計(jì)的硅片交付

    優(yōu)勢(shì) ? 與以前的方法相比,生產(chǎn)力提高了 2 之多 ? 設(shè)計(jì)收斂周轉(zhuǎn)時(shí)間縮短 50%,計(jì)算和內(nèi)存總成本降低 50%? 中國(guó)上海,2023 年 11 月 6 日——楷登電子( 美國(guó) Cadence
    的頭像 發(fā)表于 11-06 10:10 ?378次閱讀

    如何加快32的運(yùn)行速度?

    如何會(huì)加快32的運(yùn)行速度
    發(fā)表于 11-06 07:58

    Cadence推出新一代 AI 驅(qū)動(dòng)的 OrCAD X 平臺(tái),助力PCB設(shè)計(jì)提速 5

    內(nèi)容提要生成式AI自動(dòng)化,布局布線時(shí)間由幾天縮短到幾分鐘集成CadenceOnCloud,支持?jǐn)?shù)據(jù)管理和合作,與易于使用的新版layout界面一起配合,有效提升設(shè)計(jì)人員的生產(chǎn)力與供應(yīng)鏈數(shù)據(jù)集成
    的頭像 發(fā)表于 11-04 08:13 ?1447次閱讀
    <b class='flag-5'>Cadence</b>推出新一代 AI 驅(qū)動(dòng)的 OrCAD X 平臺(tái),助力PCB設(shè)計(jì)提速 5 <b class='flag-5'>倍</b>

    Cadence 與 Arm Total Design 合作,加速開發(fā)基于 Arm 的定制 SoC

    雙方的共同客戶可獲取 Cadence 的全流程系統(tǒng)級(jí)設(shè)計(jì)驗(yàn)證和實(shí)現(xiàn)解決方案以及接口 IP,依托 Neoverse CSS 加速開發(fā)基于 Arm 的定制 SoC 中國(guó)上海,2023 年 10 月 25
    的頭像 發(fā)表于 10-25 10:40 ?372次閱讀
    <b class='flag-5'>Cadence</b> 與 Arm Total Design 合作,加速開發(fā)基于 Arm 的定制 SoC

    【西安線下】就在明天!系統(tǒng)驗(yàn)證及 IC 驗(yàn)證研討會(huì)專場(chǎng) — 2023 Cadence 中國(guó)技術(shù)巡回研討會(huì)

    電子設(shè)計(jì)自動(dòng)化領(lǐng)域領(lǐng)先的供應(yīng)商 Cadence,誠(chéng)邀您參加“2023 Cadence 中國(guó)技術(shù)巡回研討會(huì)”。會(huì)議集聚 Cadence 的開發(fā)者與資深技術(shù)專家,與您分享系統(tǒng)
    的頭像 發(fā)表于 10-25 10:40 ?353次閱讀
    【西安線下】就在明天!系統(tǒng)<b class='flag-5'>驗(yàn)證</b>及 IC <b class='flag-5'>驗(yàn)證</b>研討會(huì)專場(chǎng) — 2023 <b class='flag-5'>Cadence</b> 中國(guó)技術(shù)巡回研討會(huì)