芯來科技邀您參與2023全國大學生嵌入式芯片與系統(tǒng)設計競賽

本賽題要求參賽隊面向低功耗智能識別應用（包括但不限于：圖像識別、視頻識別、語音識別、圖形識別、動作識別等），進行核心AI-IP模塊的硬件設計，并基于組委會指定的芯片硬件框架：

1、完成集成該AI-IP的系統(tǒng)搭建與功能驗證；

2、完成基于指定工藝庫的綜合和評估。

3、完成AI-IP模塊的物理設計。

圖：指定芯片硬件框架圖

本賽題，組委會指定的硬件框架如上圖所示，包括：

RISC-V MCU以及相關的軟件開發(fā)套件（本次競賽采用芯來科技 E203開源處理器），相關MCU、SoC框架、總線互聯(lián)協(xié)議、IO端口類型等，請參考E203開源處理器及SoC系統(tǒng)文檔；

參賽隊所設計的AI-IP模塊既可以通過System Bus連接到SoC中，也可以通過NICE Interface直接與MCU連接；

系統(tǒng)中包括一個共享的SRAM，容量為：512KB；

組委會基于Memory Compiler定制了多款SRAM存儲模塊，包括：16bits×128，16bits×1024，16bits×4096，均分別提供單端口和雙端口兩種規(guī)格；參賽隊基于這些SRAM單元，自行組合實現(xiàn)AI-IP模塊中所需的存儲單元。

SoC中提供PLL模塊，系統(tǒng)時鐘頻率固定為150MHz；

外設總線上的常開模塊（Always-on Domain）包括：RTC，WatchDog，PMU，LCLKGEN（為Always-On Domain提供時鐘，頻率為32.768KHz）。

參賽隊需要基于上述硬件框架，完成面向目標應用的芯片系統(tǒng)設計與實現(xiàn)，具體如下：

首先，完成面向目標應用的核心功能AI-IP（IP Module for AI-based Recognition Application）模塊設計與實現(xiàn)；

其次，使用指定硬件框架以及所設計的核心功能AI-IP模塊，完成芯片系統(tǒng)的搭建；注意，為確保芯片流片成功率，參賽隊不可以修改組委會給定的硬件框架；

最后，基于所實現(xiàn)的芯片系統(tǒng)，完成功能仿真、電路綜合和物理設計與實現(xiàn)。

1）完成智能識別芯片的前端設計及后端設計的芯片全流程設計任務。

2）芯片的團隊建議由5～6人組隊（不超過6人），前端設計及后端設計工作需分別安排2~3人參與；

3）參賽團隊需要負責所設計AI-IP模塊的后端PR；

4）整個硬件框架的物理設計布局由組委會協(xié)助完成，其中：參賽團隊所設計的AI-IP模塊在后端設計中會以Blackbox的形式留出，接口也提前預留好；AI-IP模塊的Floorplan(示意圖)如下圖，左邊是組委會提供的硬件框架部分（包括RISC-V模塊，SRAM模塊等），右邊是參賽團隊自行設計完成的AI-IP模塊；AI-IP的面積不超過1.5x 1.5mm²；

5）為確保流片的成功率，本次競賽必須采用組委會指定的基于RISC-V的硬件框架，不允許參賽團隊選用自己提供的MCU。硬件框架部分由組委會提前完成物理設計，再提供給各參賽團隊，各參賽團隊不能對硬件框架物理設計進行更改。

智能識別芯片含AI-IP模塊的Floorplan示意圖

低功耗智能識別系統(tǒng)是一種常見的人機交互接口，廣泛應用于可穿戴設備、物聯(lián)網(wǎng)器件以及其他基于電池供電的智能終端。由于面向圖形圖像、視頻語音、動作姿態(tài)等智能識別的神經網(wǎng)絡算法模型復雜多變，傳統(tǒng)的計算架構和電路已無法滿足面向低功耗高能效智能識別神經網(wǎng)絡計算日益增長的硬件能效需求。

隨著智能終端市場規(guī)模進一步發(fā)展，專門用于低功耗智能識別處理的硬件模塊和設備開始陸續(xù)亮相。智能識別交互生態(tài)的成熟，將會帶動越來越多的設備智能化。汽車、電視、智能音箱（家庭機器人的雛形）、服務機器人等產品潛在用戶數(shù)巨大，交互內容相對開放，交互過程中會產生大量高價值的用戶數(shù)據(jù)，是國家和高科技企業(yè)未來爭奪的重要陣地。

本賽題旨在通過面向新一代智能識別的低功耗IP硬件設計和系統(tǒng)開發(fā)研究，進一步提高我國大學生在智能芯片領域的設計能力、增加技術儲備。

本賽題的主要需求（包括但不限于）：

面向群體：研究生

1、基于組委會指定的芯片硬件框架，開發(fā)面向“智能識別”應用的核心AI-IP硬件、并完成該AI-IP在指定硬件框架中的集成與系統(tǒng)開發(fā)。

2、本次競賽采用基于芯來科技E203開源處理器的硬件框架，相關MCU、SoC框架、總線互聯(lián)協(xié)議、IO端口類型等，請參考相關文檔資料。參賽隊所設計的AI-IP模塊既可以通過System Bus連接到SoC中，也可以通過NICE Interface直接與MCU連接；系統(tǒng)中包括一個共享的SRAM，容量為：512KB；組委會基于Memory Compiler定制了多款SRAM存儲模塊，包括：16bits×128，16bits×1024，16bits×4096，均分別提供單端口和雙端口兩種規(guī)格；參賽隊基于這些SRAM單元，自行組合實現(xiàn)AI-IP模塊中所需的存儲單元；SoC中提供PLL模塊，系統(tǒng)時鐘頻率固定為200MHz；外設總線上的常開模塊（Always-on Domain）包括：RTC，WatchDog，PMU，LCLKGEN（為常開模塊提供時鐘，頻率為32.768KHz）。

3、智能識別應用包括但不限于：圖像識別、圖形識別、視頻識別、語音識別、動作識別等。

4、對于所選擇的智能識別應用，其測試庫需為開源數(shù)據(jù)庫，或者可以第三方獲取并獨立驗證的數(shù)據(jù)庫。

5、需完成面向智能識別應用的核心AI-IP設計，需要完成目標應用的核心功能：AI-IP設計文檔、算法或功能驗證模型、基于HDL（推薦Verilog）的RTL功能模型、基于指定工藝庫的綜合網(wǎng)表Netlist、綜合后的時序/資源/功耗等參數(shù)報告與分析。

6、需基于指定的芯片硬件框架，完成集成5)所設計AI-IP的SoC系統(tǒng)開發(fā)，包括：RTL功能模型、基于指定工藝庫的綜合網(wǎng)表Netlist、綜合后的時序/資源/功耗等參數(shù)報告與分析。

7、上述完成的AI-IP設計和系統(tǒng)開發(fā)，需結合實際的應用場景，對AI-IP的硬件架構和電路設計方案，進行分析和評估，在以下一個或多個指標上進行優(yōu)化設計，包括但不限于：性能、功耗、能效、吞吐率、識別精度、場景適配能力、系統(tǒng)靈活性等。

8、完成所設計 AI-IP模塊的后端物理設計與實現(xiàn)。

組委會鼓勵方向（完成以下方向，組委會額外著重考慮）：

1、方向1：完成上述6）所開發(fā)系統(tǒng)的FPGA功能驗證，并具有一定的可展示性。

2、方向2：采用國產EDA工具，完成上述5）AI-IP模塊或上述6）系統(tǒng)開發(fā)中的部分設計仿真、綜合評估、物理設計等工作。

面向群體：本科生

賽題要求與研究生組基本相同，不同點在于：

1、可以選擇相對簡單的智能識別應用，例如：手寫數(shù)字識別，等；

2、研究生組賽題要求中的第7小項（結合實際應用場景的性能/功耗等設計指標優(yōu)化評估），不作為必選要求。

（一）賽事答疑

1、QQ交流群，群號：264443932。

本賽道其它未盡事宜，以組委會后續(xù)補充通知為準。

▼往期精彩回顧▼

芯來科技加入中國移動物聯(lián)網(wǎng)聯(lián)盟RISC-V工作組

四城回顧 | 走進RISC-V車規(guī)“芯”技術

芯來科技加入openKylin，共同推進RISC-V軟硬件生態(tài)建設

中國RISC-V產業(yè)聯(lián)盟西安交流會回顧

芯來科技成為中國移動“萬物智聯(lián)子鏈”鏈環(huán)企業(yè)

喜訊 | 芯來科技獲選“科技小巨人培育企業(yè)”

紐瑞芯發(fā)布UWB定位通信系統(tǒng)芯片，內置芯來RISC-V內核

滴水湖RISC-V國產芯閱兵，芯來四客戶上榜

RISC-V產業(yè)聯(lián)盟完成換屆，芯來CEO彭劍英當選新任秘書長

芯來RISC-V CPU IP產品獲獎，連續(xù)三年榮登“中國芯”

芯來科技再登中國"芯科技"新銳企業(yè)50榜單

芯來助力裕太微推出高性能以太網(wǎng)交換芯片

沐創(chuàng)發(fā)布基于芯來RISC-V內核高速接口安全芯片

NucleiStudio 2022.08更新版本發(fā)布

芯來【安全】&【車規(guī)】產品發(fā)布，軟硬生態(tài)共推“芯”應用