鎖相環(huán)設計與仿真的基本知識

基本知識

鎖相環(huán)：在通信領域中，鎖相環(huán)是一種利用反饋控制原理實現(xiàn)的頻率及相位同步技術，其作用是將電路輸出的時鐘與其外部的參考時鐘保持同步。當參考時鐘的頻率或相位發(fā)生改變時，鎖相環(huán)會檢測到這種變化，并且通過其內部的反饋系統(tǒng)來調節(jié)輸出頻率，直到兩者重新同步，輸出穩(wěn)定的頻率信號。

鎖相環(huán)的設計原理：鎖相環(huán)（PLL）是一個相位跟蹤系統(tǒng)。最基本的鎖相電路框圖如下所示:

主要包括鑒相器（PD）、環(huán)路濾波器（LF）和壓控振蕩器（VCO）。在作為頻率綜合器使用時，在輸出信號和輸入信號之間還應插入一個數(shù)字分頻器，鑒相器是相位比較器，它把輸出信號和參考信號的相位進行比較；環(huán)路濾波器的作用是濾除誤差電壓中的高頻成分和噪聲，以保證環(huán)路所要求的性能，提高系統(tǒng)的穩(wěn)定性。壓控振蕩器受控制電壓的控制，使壓控振蕩器的頻率向參考信號的頻率靠近，于是兩者頻率只差越來越小，直至頻差消除而被鎖定。

因此，鎖相環(huán)的工作原理可以簡述如下。鑒相器把輸入信號和參考信號的相位進行比較，產(chǎn)生一個反映兩信號的相位差大小的誤差電壓，經(jīng)過環(huán)路濾波器的過濾得到的控制電壓。調整VCO的頻率向參考信號的頻率靠攏，直至最后兩者頻率相等而相位同步，實現(xiàn)鎖定后兩信號之間的相位差表現(xiàn)為一個固定的穩(wěn)定值。

由此可見，通過鎖相環(huán)路的相位跟蹤作用，最終可以實現(xiàn)輸出信號與參考信號同步，兩者之間不存在頻差而只存在很小穩(wěn)態(tài)相差。

為了建立鎖相環(huán)路的數(shù)學模型，首先建立鑒相器、環(huán)路濾波器、壓控振蕩器的數(shù)學模型。

（1）、鑒相器

鑒相器（PD）又稱相位比較器，它是用來比較兩個輸出信號之間的相位差。

鑒相器按其鑒相特性分為正弦型、三角形和鋸齒波形。作為原理分析，通常使用正弦型，較為典型的正弦鑒相器可用模擬乘法器和低通濾波器的串接構成。

（2）環(huán)路濾波器

環(huán)路濾波器（LF）是一個線性低通濾波器，用來濾除誤差電壓中的高頻分量和噪聲，更重要的是它對環(huán)路參數(shù)調整起到?jīng)Q定性的作用。環(huán)路濾波器由線性元件電阻、電容和運算放大器組成，它是一個線性系統(tǒng)。常用的環(huán)路濾波器有RC積分濾波器、無源比例積分濾波器和有源積分濾波器三種。有源比例積分濾波器由運算放大器組成。

（3）壓控振蕩器

壓控振蕩器（VCO）是一個電壓-頻率變換器，在環(huán)路中作為被控振蕩器，它的振蕩頻率應隨輸入控制電壓的線性變化。VCO在鎖相環(huán)中起了一次積分作用，因此也稱為環(huán)路中的固有積分環(huán)節(jié)。

（4）環(huán)路相位模型和基本方程

上面分別得到了鑒相器、環(huán)路濾波器和壓控振蕩器的模型，將三個模型連接起來，就得到了鎖相環(huán)路的模型。

在實際應用中，鎖相環(huán)通常是以鎖相環(huán)頻率合成器的電路出現(xiàn)，該電路與基本鎖相環(huán)電路的區(qū)別是在反饋回路中加入一個數(shù)字分頻器，為了方便說明，統(tǒng)一稱鎖相環(huán)頻率合成器為鎖相環(huán)電路。

鎖相環(huán)性能參數(shù)：（1）、頻率準確度：實際輸出頻率與標稱輸出頻率之差，一般由分頻數(shù)N與參考源fref決定；（2）、頻率穩(wěn)定度：在一定時間間隔內，頻率的相對變化程度(f-f0)/f0，單位一般為ppm（10-6）或ppb（10-9），該指標一般由參考源fref決定；（3）、相鄰兩個輸出頻率的最小間隔，對于整數(shù)分頻，其頻率精度等于fref；對于小數(shù)分頻，其頻率精度可為任意?。唬?）、頻率范圍：鎖相環(huán)系統(tǒng)輸出頻率的范圍，該指標由VCO頻率范圍和鎖相環(huán)芯片內的分頻器共同決定；（5）、換頻時間：鎖相環(huán)系統(tǒng)輸出信號從一個頻率切換到另一個頻率時，其輸出從突變到重新進入穩(wěn)定狀態(tài)所用的時間，該指標由系統(tǒng)阻尼系數(shù)和環(huán)路帶寬決定；（6）、頻譜純度：該指標由輸出信號的相位噪聲和雜散來衡量，帶內相位噪聲主要由參考源、鑒相器和電荷泵決定，帶外相位噪聲主要由VCO決定。

鎖相環(huán)原理圖設計與仿真目標

在ADS中集成了一個鎖相環(huán)輔助設計工具，利用該工具，生成所要設計鎖相環(huán)的整體電路，并對其進行仿真確定各電路的性能指標。

VCO輸出頻率：900MHz±10MHz。

VCO壓控增益：12MHz/V。

VCO相位噪聲：小于-100dBc/Hz@100kHz。

參考源頻率：10MHz

系統(tǒng)頻率間隔：200kHz。

環(huán)路濾波器環(huán)路帶寬：Wc=10kHz。

相位裕度：45度~50度

鎖定時間：小于200us

實現(xiàn)步驟

鎖相環(huán)環(huán)路濾波器設計

環(huán)路濾波器決定了鎖相環(huán)環(huán)路電路中頻譜純度、鎖定時間以及系統(tǒng)穩(wěn)定性等指標。

設計步驟

1、運行ADS新建“pll_lab”的工程，并建立“pll”的原理圖。在菜單欄中選擇【DesignGuide]->[PLL]命令，選擇“Select PLL Configuration”單機[OK]。

這樣設置完成后，生成原理圖：

生成的原理圖分為了五個部分，1、用于仿真系統(tǒng)閉環(huán)特性。2、變量設置區(qū)，用于設置環(huán)路各個參數(shù)。3、用于仿真系統(tǒng)開環(huán)特性；4、用于仿真環(huán)路濾波器頻率響應。5、仿真所需的仿真器、優(yōu)化器、優(yōu)化目標及公式編輯器

由于電路中鑒相增益、濾波器器件值、VCO壓控增益和分頻值等各模塊的參數(shù)都被設置成變量，在設計中主要對這些變量進行參數(shù)設置。

2、雙擊變量控制器VAR1，VAR2、VAR3進行設置。

3、設置掃描計劃控制器，默認設置

4、設置交流仿真控制器，AC1、AC2、AC3和AC4

同時添加一個AC4

5、設置測量公式控制器，直接保持默認值。

6、設置優(yōu)化控制器。

7、設置優(yōu)化目標，也是保持默認。

除了以上三個優(yōu)化目標控制器，為了保證在環(huán)路濾波器單位增益帶寬在10kHz處的相位裕度達到最大，還需要添加2個優(yōu)化目標控制器。Goal4個Goal5

8、對電路進行優(yōu)化仿真,X顯示AC2.Phase_Margain，得到環(huán)路相位裕度，在單位增益帶寬10kHz時相位裕度達到46.232度，滿足45~50度之間的優(yōu)化要求。

鎖相環(huán)鎖定時間仿真

鎖相環(huán)鎖定時間覺得了鎖相環(huán)對快速變化頻率的信號響應速度，依據(jù)不同的系統(tǒng)有不同的設計要求，一般在幾十微秒至幾百微妙之間。

1、同樣利用向導完成，設置如下：

2、對VAR1、VAR2、VAR3、VAR4進行設置

對VAR1的設置要與上面優(yōu)化的數(shù)據(jù)相同

3、設置完成之后進行仿真添加“VCO_freq_MHz”，得到在900MHz，鎖定時間大約為137us，滿足小于200us的設計目標。

壓控振蕩器輸入鎖定電壓為1.251V，在鎖定狀態(tài)下電荷泵電流為0，沒有電流流過。

鎖相環(huán)相位噪聲仿真

鎖相環(huán)相位噪聲是鎖相環(huán)最重要的設計指標，該指標決定了鎖相環(huán)輸出頻率信號的純度，在很大程度上影響著集成該鎖相環(huán)系數(shù)的信噪比、動態(tài)范圍等參數(shù)。

1、繼續(xù)使用向導進行設計

生成的原理圖如下：

2、對變量進行設置

3、對交流仿真控制器進行設置，都是默認。

4、進行仿真

可以看到，在相位噪聲100kHz是相位噪聲-114.051dBc

從曲線可以看出，在環(huán)路帶寬內，PLL輸出信號的相位噪聲主要由參考源、鑒相器（電荷泵）和分頻器決定；在環(huán)路帶寬外，相位噪聲主要由VCO決定。即PLL環(huán)路對參考源、鑒相器（電荷泵）和分頻器的相位噪聲呈高通特性。由此可見，參考源、鑒相器（電荷泵）和分頻器處的低頻干擾很容易耦合到輸出信號上，在設計中，需要注意這一點。