0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

ADC噪聲:時(shí)鐘輸入如何提供幫助

星星科技指導(dǎo)員 ? 來(lái)源:ADI ? 作者:ADI ? 2023-06-30 17:00 ? 次閱讀

到目前為止,這是一個(gè)有趣的旅程,研究了ADC中潛在噪聲源。我們研究了模擬數(shù)字電源輸入以及接地連接。沿著這些思路,我們還研究了PSRR和PSMR。之后,我討論了涉及ADC模擬輸入的噪聲。現(xiàn)在,讓我們來(lái)看看ADC上需要注意噪聲的最關(guān)鍵的地方之一——ADC時(shí)鐘輸入。

通過(guò)時(shí)鐘電路進(jìn)入ADC的任何噪聲都可能直接進(jìn)入輸出。ADC中涉及該電路的噪聲機(jī)制可以被認(rèn)為是混頻器。在查看噪聲時(shí)以這種方式考慮此輸入確實(shí)可以正確看待事物。通過(guò)時(shí)鐘輸入進(jìn)入ADC的噪聲頻率將被混入模擬輸入信號(hào),并顯示在轉(zhuǎn)換器輸出端的FFT中。

與時(shí)鐘電路和相關(guān)物理布局相關(guān)的幾點(diǎn)需要注意。首先,最好將時(shí)鐘驅(qū)動(dòng)器放置在ADC附近,以保持布線盡可能短。時(shí)鐘信號(hào)傳播的距離越短,拾取系統(tǒng)中可能存在的任何錯(cuò)誤噪聲的可能性就越小。盡管大多數(shù)ADC時(shí)鐘都是差分的,并且提供抗共模噪聲的能力,但并沒(méi)有完全的抗擾度。一種選擇是在ADC的時(shí)鐘頻率處添加一個(gè)中心頻率的帶通濾波器,如下圖所示。

wKgZomSen_aAao7EAAEYpHuwFCs076.png

圖1.典型ADC LVDS時(shí)鐘電路(濾波器可選)。

該濾波器應(yīng)放置在靠近ADC的位置,以消除可能耦合到系統(tǒng)中時(shí)鐘信號(hào)的任何噪聲。最好將濾波器放置在靠近ADC的位置,因?yàn)閷V波器放置在靠近時(shí)鐘驅(qū)動(dòng)器的位置,會(huì)使噪聲在濾波器之后耦合到時(shí)鐘信號(hào)上,并進(jìn)入ADC。

不僅要注意時(shí)鐘驅(qū)動(dòng)器和ADC的放置和布線,而且考慮時(shí)鐘驅(qū)動(dòng)器本身也很重要。利用良好的布局和路由技術(shù),并選擇性地濾波時(shí)鐘信號(hào)有助于減少外部噪聲源,但不要忘記考慮時(shí)鐘源本身。選擇具有低相位噪聲的時(shí)鐘驅(qū)動(dòng)器非常重要。但是,您也可以根據(jù)自己的喜好關(guān)注抖動(dòng)。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 驅(qū)動(dòng)器
    +關(guān)注

    關(guān)注

    52

    文章

    8057

    瀏覽量

    145627
  • adc
    adc
    +關(guān)注

    關(guān)注

    97

    文章

    6347

    瀏覽量

    543366
  • 混頻器
    +關(guān)注

    關(guān)注

    10

    文章

    677

    瀏覽量

    45529
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    ADC最佳SNR性能取決于輸入噪聲信號(hào)和基準(zhǔn)電壓

    要獲得 ADC 的最佳 SNR 性能并不僅僅是給 ADC 輸入提供噪聲信號(hào),提供一個(gè)低
    的頭像 發(fā)表于 10-19 13:51 ?1.1w次閱讀
    <b class='flag-5'>ADC</b>最佳SNR性能取決于<b class='flag-5'>輸入</b>低<b class='flag-5'>噪聲</b>信號(hào)和基準(zhǔn)電壓

    ADC輸入噪聲利弊分析

    在本文中,我們說(shuō)明了所有ADC都有一定量的折合到輸入噪聲。在精密、低頻測(cè)量應(yīng)用中,以數(shù)字方式對(duì)ADC輸出數(shù)據(jù)求平均值可以降低該噪聲
    發(fā)表于 11-02 13:43 ?5459次閱讀
    <b class='flag-5'>ADC</b><b class='flag-5'>輸入</b><b class='flag-5'>噪聲</b>利弊分析

    噪聲?壞噪聲?教你認(rèn)識(shí)ADC輸入噪聲

    所有模數(shù)轉(zhuǎn)換器(ADC)都有一定數(shù)量的折合到輸入端的噪聲——它被看作一種與無(wú)噪聲ADC輸入端串
    發(fā)表于 07-29 11:40 ?3.6w次閱讀

    詳細(xì)講解ADC 輸入噪聲的利弊

    噪聲有何利弊?2. 什么是高精度 ADC。一、ADC 輸入噪聲利弊分析多數(shù)情況下,輸入
    發(fā)表于 12-25 09:20

    時(shí)鐘輸入來(lái)改善ADC噪聲

      任何通過(guò)時(shí)鐘電路進(jìn)入ADC噪聲都能直接到達(dá)輸出端。ADC中此電路的噪聲機(jī)制可認(rèn)為是一個(gè)混頻器。當(dāng)看到
    發(fā)表于 09-14 17:17 ?8次下載
    <b class='flag-5'>時(shí)鐘</b><b class='flag-5'>輸入</b>來(lái)改善<b class='flag-5'>ADC</b>的<b class='flag-5'>噪聲</b>

    模擬信號(hào)中高斯噪聲對(duì)ADC輸入的影響介紹

    本文介紹了模擬信號(hào)中高斯噪聲對(duì)ADC輸入的影響。
    發(fā)表于 11-23 15:34 ?11次下載
    模擬信號(hào)中高斯<b class='flag-5'>噪聲</b>對(duì)<b class='flag-5'>ADC</b><b class='flag-5'>輸入</b>的影響介紹

    ADC時(shí)鐘輸入考慮的因素詳講

    當(dāng)ADC時(shí)鐘輸入時(shí),都需要考慮哪些因素呢?如何做才能使ADC充分發(fā)揮芯片的性能呢?讓ADI公司數(shù)字視頻處理部高級(jí)工程師Ian Beavers告訴你吧! 為了充分發(fā)揮芯片的性能,應(yīng)利用一
    發(fā)表于 12-19 04:10 ?5258次閱讀
    <b class='flag-5'>ADC</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>輸入</b>考慮的因素詳講

    如何通過(guò)從串行接口讀取數(shù)據(jù)來(lái)向ADC14DS105提供輸入信號(hào)和時(shí)鐘

    該應(yīng)用報(bào)告討論了設(shè)計(jì)實(shí)現(xiàn),并著重討論如何通過(guò)從串行接口讀取數(shù)據(jù)來(lái)向ADC14DS105提供輸入信號(hào)和時(shí)鐘。此外,獨(dú)特的輸出驅(qū)動(dòng)器的細(xì)節(jié)進(jìn)行審查。
    發(fā)表于 05-16 17:02 ?4次下載
    如何通過(guò)從串行接口讀取數(shù)據(jù)來(lái)向<b class='flag-5'>ADC</b>14DS105<b class='flag-5'>提供</b><b class='flag-5'>輸入</b>信號(hào)和<b class='flag-5'>時(shí)鐘</b>

    MT-004: ADC輸入噪聲面面觀—噪聲是利還是弊?

    MT-004: ADC輸入噪聲面面觀—噪聲是利還是弊?
    發(fā)表于 03-20 10:27 ?1次下載
    MT-004: <b class='flag-5'>ADC</b><b class='flag-5'>輸入</b><b class='flag-5'>噪聲</b>面面觀—<b class='flag-5'>噪聲</b>是利還是弊?

    ADC輸入噪聲:沒(méi)有噪音是好噪音嗎?

    所有模數(shù)轉(zhuǎn)換器(ADC)都有一定量的輸入參考噪聲,建模為與無(wú)噪聲ADC輸入串聯(lián)的
    發(fā)表于 02-03 16:08 ?1969次閱讀
    <b class='flag-5'>ADC</b><b class='flag-5'>輸入</b><b class='flag-5'>噪聲</b>:沒(méi)有噪音是好噪音嗎?

    ADC噪聲時(shí)鐘輸入和相位噪聲–測(cè)試設(shè)置

    使用了AD9643評(píng)估板,該評(píng)估板可以配置為使用AD9523驅(qū)動(dòng)AD9643的時(shí)鐘輸入。如圖2所示,我們有AD9643評(píng)估板、HSC-ADC-EVALZ數(shù)據(jù)采集板、墻上電源、羅德施瓦茨SMA100信號(hào)發(fā)生器和PC。
    的頭像 發(fā)表于 06-30 16:42 ?1632次閱讀
    <b class='flag-5'>ADC</b><b class='flag-5'>噪聲</b>:<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>輸入</b>和相位<b class='flag-5'>噪聲</b>–測(cè)試設(shè)置

    ADC噪聲時(shí)鐘輸入和相位噪聲,第 1 部分

    這是為數(shù)不多的跨越圍欄是有利的情況之一。目前市面上的許多時(shí)鐘產(chǎn)品都指定器件的相位噪聲,而不指定抖動(dòng)。讓我們來(lái)看看如何從相位噪聲變?yōu)槎秳?dòng)。然后,我們將能夠預(yù)測(cè)具有一定抖動(dòng)的ADC的SNR
    的頭像 發(fā)表于 06-30 16:58 ?1089次閱讀
    <b class='flag-5'>ADC</b><b class='flag-5'>噪聲</b>:<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>輸入</b>和相位<b class='flag-5'>噪聲</b>,第 1 部分

    ADC噪聲時(shí)鐘輸入和相位噪聲,第 2 部分

    在本例中,我們將研究如何利用低抖動(dòng)時(shí)鐘發(fā)生器AD9643對(duì)雙通道14位250 MSPS ADC進(jìn)行計(jì)時(shí)。使用這些特定產(chǎn)品的常見(jiàn)時(shí)鐘頻率為9523.245 MHz,因此我們將為AD76使用30.72 MHz基準(zhǔn)電壓源(外部振蕩器)
    的頭像 發(fā)表于 06-30 16:59 ?1327次閱讀
    <b class='flag-5'>ADC</b><b class='flag-5'>噪聲</b>:<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>輸入</b>和相位<b class='flag-5'>噪聲</b>,第 2 部分

    ADC噪聲:有關(guān)模擬輸入的更多信息

    抗混疊濾波器用于幫助防止噪聲和諧波從轉(zhuǎn)換器中的其他奈奎斯特區(qū)混疊回目標(biāo)頻帶。這有助于降低整體系統(tǒng)噪聲,并過(guò)濾任何可能從系統(tǒng)其他位置耦合到模擬輸入端的
    的頭像 發(fā)表于 06-30 17:02 ?646次閱讀
    <b class='flag-5'>ADC</b><b class='flag-5'>噪聲</b>:有關(guān)模擬<b class='flag-5'>輸入</b>的更多信息

    如何為ADC噪聲提供通道

    在考慮ADC中的噪聲時(shí),幾乎可以將ADC視為混頻器。如果有噪聲從各種門(mén)口中的任何一個(gè)進(jìn)入ADC,則噪聲
    的頭像 發(fā)表于 06-30 17:12 ?768次閱讀
    如何為<b class='flag-5'>ADC</b><b class='flag-5'>噪聲</b><b class='flag-5'>提供</b>通道