一、高速ADC/DAC技術(shù)的發(fā)展

隨著數(shù)字信號(hào)處理技術(shù)和數(shù)字電路工作速度的提高，以及對(duì)于系統(tǒng)靈敏度等要求的不斷提高，對(duì)于高速、高精度的ADC（Analog to DigitalConverter）、DAC（Digital toAnalog Converter）的指標(biāo)都提出了很高的要求。 比如在雷達(dá)和衛(wèi)星通信中，所需要的信號(hào)帶寬已經(jīng)達(dá)到了2GHz以上，而下一代的5G移動(dòng)通信技術(shù)在使用毫米波頻段時(shí)也可能會(huì)用到2GHz以上的信號(hào)帶寬。 雖然有些場(chǎng)合（比如線性調(diào)頻雷達(dá)）可能采用頻段拼接的方式去實(shí)現(xiàn)高的帶寬，但是畢竟拼接的方式比較復(fù)雜，而且對(duì)于通信或其它復(fù)雜調(diào)制信號(hào)的傳輸也有很多限制。

根據(jù)Nyquist采樣定律，采樣率至少要是信號(hào)帶寬的2倍以上。同時(shí)為了支持靈活的制式、相控陣或大規(guī)模MIMO的波束賦形， 現(xiàn)代通信和雷達(dá)的收發(fā)機(jī)模塊越來(lái)越普遍采用數(shù)字中頻直接采樣 ，這其實(shí)進(jìn)一步提高了對(duì)于高速模數(shù)轉(zhuǎn)換芯片的性能要求。下圖是一個(gè)典型的全數(shù)字雷達(dá)收發(fā)信機(jī)模塊的結(jié)構(gòu)。

圖****1 高速ADC/DAC在現(xiàn)代全數(shù)字雷達(dá)中的應(yīng)用

可以看到，ADC/DAC芯片是模擬域和數(shù)字域的邊界。一旦信號(hào)轉(zhuǎn)換到數(shù)字域，所有的信號(hào)都可以通過(guò)軟件算法進(jìn)行處理和補(bǔ)償，而且這個(gè)處理過(guò)程通常不會(huì)引起額外的噪聲和信號(hào)失真。因此，把ADC/DAC芯片前移、實(shí)現(xiàn)全數(shù)字化處理是現(xiàn)代通信、雷達(dá)技術(shù)的發(fā)展趨勢(shì)。

在全數(shù)字化的發(fā)展過(guò)程中，模數(shù)轉(zhuǎn)換芯片需要采樣或者輸出越來(lái)越高的頻率、越來(lái)越高帶寬的信號(hào)。而在模擬到數(shù)字或者數(shù)字到模擬的轉(zhuǎn)換過(guò)程中造成的噪聲和信號(hào)失真通常是很難補(bǔ)償?shù)模⑶視?huì)對(duì)系統(tǒng)性能造成重大影響。所以，高速模數(shù)轉(zhuǎn)換芯片在采樣或者進(jìn)行模數(shù)轉(zhuǎn)換時(shí)的性能對(duì)于系統(tǒng)指標(biāo)至關(guān)重要。

目前在很多專用領(lǐng)域，使用的模數(shù)轉(zhuǎn)換芯片的采樣率可以達(dá)到非常高的程度。比如Fujitsu公司可以提供110G~130GHz的IP核，Keysight公司在高精度示波器里用到了單片40GHz采樣率、10bit的ADC芯片，以及高帶寬任意波發(fā)生器里用到了92GHz采樣率、8bit的DAC芯片等。這些專用的超高速模數(shù)轉(zhuǎn)換芯片通常用于特殊應(yīng)用，比如光通信或者高端儀表等，比較難以單獨(dú)獲得。

在商用領(lǐng)域，很多高速模數(shù)轉(zhuǎn)換芯片的采樣率也都已經(jīng)達(dá)到了GHz以上，同時(shí)也可以提供12bit以上的分辨率。 比如TI公司的ADC12J4000是4GHz采樣率、12bit分辨率的高速ADC芯片；而ADI公司的AD9129是5.6GHz采樣率、14bit分辨率的高速DAC芯片。這一方面要求ADC有比較高的采樣率以采集高帶寬的輸入信號(hào)，另一方面又要有比較高的位數(shù)以分辨細(xì)微的變化。

目前國(guó)內(nèi)對(duì)于高速ADC/DAC的技術(shù)發(fā)展非常重視，很多國(guó)內(nèi)研究所和大學(xué)都在開(kāi)展相關(guān)課題的研究。 在面向新一代寬帶無(wú)線移動(dòng)通信網(wǎng)的國(guó)家科技重大專項(xiàng)中，也明確提出了把分辨率不低于12比特，采樣率不低于3Gsps的基站所需的大寬帶、高動(dòng)態(tài)范圍ADC/DAC芯片做為關(guān)鍵的核心技術(shù)之一。因此，如何對(duì)如此高帶寬、高采樣率、高分辨率和大動(dòng)態(tài)范圍的ADC/DAC芯片進(jìn)行有效地測(cè)試，驗(yàn)證其在高速采樣情況下的性能指標(biāo)是一個(gè)很關(guān)鍵的問(wèn)題。

二、高速ADC性能測(cè)試原理

**對(duì)于高速的ADC芯片（>100MHz）測(cè)試來(lái)說(shuō)，其主要指標(biāo)分為靜態(tài)指標(biāo)和動(dòng)態(tài)指標(biāo)2大類。**靜態(tài)指標(biāo)主要有：

? Differential Non-Linearity (DNL)

? Integral Non-Linearity (INL)

? Offset Error

? Full Scale Gain Error

動(dòng)態(tài)指標(biāo)主要有：

? Total harmonic distortion (THD)

? Signal-to-noise plusdistortion (SINAD)

? Effective Number of Bits (ENOB)

? Signal-to-noise ratio (SNR)

? Spurious free dynamic range (SFDR)

要進(jìn)行ADC這些眾多指標(biāo)的驗(yàn)證，可用的方法很多。 最常用的方法是給ADC的輸入端提供一個(gè)理想的正弦波信號(hào)，然后對(duì)ADC對(duì)這個(gè)信號(hào)采樣后的數(shù)據(jù)進(jìn)行采集和分析。 因此，ADC的性能測(cè)試需要多臺(tái)儀器的配合并用軟件對(duì)測(cè)試結(jié)果進(jìn)行分析。下圖是最常用的進(jìn)行ADC性能測(cè)試的方法。

圖****4 高速ADC測(cè)試方法

在測(cè)試過(guò)程中，第1個(gè)信號(hào)發(fā)生器用于產(chǎn)生正弦波被測(cè)信號(hào)，第2個(gè)信號(hào)發(fā)生器用于產(chǎn)生采樣時(shí)鐘，采樣后的數(shù)字信號(hào)經(jīng)FFT處理進(jìn)行頻譜分析和計(jì)算得到動(dòng)態(tài)指標(biāo)，經(jīng)過(guò)直方圖統(tǒng)計(jì)得到靜態(tài)指標(biāo)。

圖****5 通過(guò)直方圖測(cè)試靜態(tài)參數(shù)

動(dòng)態(tài)指標(biāo)通常是對(duì)正弦波的采樣數(shù)據(jù)進(jìn)行FFT頻譜分析，然后計(jì)算頻域的失真間接得到。 一個(gè)理想的正弦波經(jīng)A/D采樣，再做后頻譜分析可能會(huì)變成如下圖的形狀。除了主信號(hào)以外，由于ADC芯片的噪聲和失真，在頻譜上還額外產(chǎn)生了很多噪聲、諧波和雜散，通過(guò)對(duì)這些分量的運(yùn)算，可以得到ADC的動(dòng)態(tài)參數(shù)。

圖****6 通過(guò)FFT頻譜分析測(cè)試動(dòng)態(tài)參數(shù)

三、高速ADC性能測(cè)試系統(tǒng)

通過(guò)前面介紹可以知道， 要進(jìn)行高速ADC芯片的性能驗(yàn)證，需要兩臺(tái)足夠純凈的信號(hào)發(fā)生器分別產(chǎn)生正弦波輸入和采樣時(shí)鐘，另外需要有數(shù)字采集設(shè)備同步采集ADC的數(shù)字輸出，最后用軟件進(jìn)行后分析數(shù)據(jù)處理。 下圖是一個(gè)典型可以支持到2.5GHz采樣率、14bit分辨率ADC的測(cè)試系統(tǒng)。

圖****7 2.5GHz采樣率、14bit以內(nèi)ADC的測(cè)試系統(tǒng)

如圖所示，測(cè)試中使用微波信號(hào)源產(chǎn)生高精度、高純凈度的正弦波信號(hào)送給被測(cè)的ADC做為基準(zhǔn)信號(hào)，ADC會(huì)在采樣時(shí)鐘的控制下對(duì)這個(gè)正弦波進(jìn)行采樣，變換后的結(jié)果用邏輯分析儀采集下來(lái)。各測(cè)試設(shè)備的主要功能和要求如下：

· PSG是非常純凈的模擬源，其相噪特性非常優(yōu)異，其在產(chǎn)生2.5GHz頻率信號(hào)時(shí)的抖動(dòng)約為23fs RMS，因此可以產(chǎn)生非常純凈的正弦波和采樣時(shí)鐘。對(duì)于高精度ADC的測(cè)試來(lái)說(shuō)，測(cè)試中信號(hào)源產(chǎn)生的信號(hào)還需要用帶通濾波器進(jìn)一步濾去諧波和雜散信號(hào)，濾波器的中心頻點(diǎn)等參數(shù)要根據(jù)用戶實(shí)際使用的測(cè)試頻率組合選擇。

· 由于ADC的模擬部分對(duì)于數(shù)字噪聲非常敏感，因此ADC的供電要模擬和數(shù)字部分分開(kāi)，PCB板上還要對(duì)模擬部分電源做充分濾波。測(cè)試中采用高質(zhì)量的N6700系統(tǒng)提供多路電源供電，其電源的噪聲<0.5mVRMS。另外，如有需要，N6700還可以模擬電源的波動(dòng)或者異常以檢驗(yàn)對(duì)于ADC性能的影響。

· ADC轉(zhuǎn)換后的結(jié)果要通過(guò)邏輯分析儀采集下來(lái)，邏輯分析儀工作在狀態(tài)采樣模式，需要使用的通道數(shù)取決于ADC的位數(shù)，狀態(tài)采樣率取決于ADC的采樣率，存儲(chǔ)深度取決于采樣率和FFT分析的頻率以及直方圖統(tǒng)計(jì)需要的數(shù)據(jù)量。U4164邏輯分析儀可以支持單邊沿到2.5Gbps或者雙邊沿到4Gbps的狀態(tài)采樣速率，以及到每通道200M點(diǎn)的存儲(chǔ)深度。

對(duì)于采用了JESD204B接口的ADC芯片來(lái)說(shuō)，其數(shù)字接口的輸出不再是并行接口，而是高速的串行接口，接口速率可達(dá)12.5Gbps甚至更高。 對(duì)于這么高速的串行數(shù)據(jù)捕獲，可以采用高速的多通道的M8020A誤碼儀的接收端做為接收設(shè)備，誤碼儀需要具備至少4個(gè)通道，同時(shí)每個(gè)通道都要內(nèi)置相應(yīng)的信號(hào)均衡和獨(dú)立的時(shí)鐘恢復(fù)能力才能正?；謴?fù)數(shù)據(jù)。M8020A誤碼儀除了能用于數(shù)據(jù)捕獲以外，還能夠模擬出實(shí)際信號(hào)的速率、預(yù)加重、抖動(dòng)、噪聲等用于JESD204B接口的DAC芯片的測(cè)試。

圖****8 JESD204B接口的高速ADC測(cè)試系統(tǒng)

對(duì)于JESD204B接口的芯片，除了捕獲數(shù)據(jù)進(jìn)行ADC的性能分析，高速數(shù)字接口本身的信號(hào)質(zhì)量驗(yàn)證也非常重要。 JESD204B接口的電氣層面參考的是OIF組織的CEI（Common Electrical Interfaces）規(guī)范，目前最高速率為12.5Gbps，但也不排除未來(lái)提高到25Gbps的可能性。對(duì)于發(fā)送端信號(hào)質(zhì)量的測(cè)試，主要是用寬帶示波器捕獲其發(fā)出的信號(hào)，并驗(yàn)證其信號(hào)質(zhì)量滿足規(guī)范要求。按照目前目前規(guī)范中的要求，12.5Gbps信號(hào)的最快上升時(shí)間在24ps，需要至少20GHz以上帶寬的示波器來(lái)進(jìn)行信號(hào)質(zhì)量測(cè)試。同時(shí)，示波器里還要配合上相應(yīng)的眼圖、模板、時(shí)鐘恢復(fù)、抖動(dòng)分析等測(cè)試軟件。下圖是JESD204B信號(hào)質(zhì)量測(cè)試報(bào)告的一部分。

圖****9 JESD204B接口信號(hào)質(zhì)量測(cè)試報(bào)告

根據(jù)不同的測(cè)試精度、頻率、采樣率需求，上述測(cè)試方案可能會(huì)有相應(yīng)變化，也有可能會(huì)有不同的選件。測(cè)試中的ADC測(cè)試板、濾波器、時(shí)鐘變換電路、電纜等附件需要另行設(shè)計(jì)或?qū)ｉT選購(gòu)。

四、測(cè)試結(jié)果分析

ADC產(chǎn)生的測(cè)試數(shù)據(jù)被邏輯分析儀、FPGA板或者誤碼儀捕獲下來(lái)后，需要送到測(cè)試軟件進(jìn)行性能分析。 測(cè)試結(jié)果可以通過(guò)相應(yīng)的軟件對(duì)ADC的采集結(jié)果進(jìn)行分析，這個(gè)測(cè)試軟件可以用戶自己開(kāi)發(fā)實(shí)現(xiàn)全自動(dòng)測(cè)試，也可以手動(dòng)控制儀器采集數(shù)據(jù)后用Matlab做后處理。

下圖是靜態(tài)參數(shù)的分析結(jié)果舉例：

圖****10 ADC靜態(tài)參數(shù)測(cè)試結(jié)果舉例

下圖是一個(gè)ADC動(dòng)態(tài)參數(shù)測(cè)量的結(jié)果舉例：

圖****11 ADC動(dòng)態(tài)參數(shù)測(cè)試結(jié)果舉例

五、高速DAC測(cè)試系統(tǒng)

對(duì)于DAC來(lái)說(shuō)，測(cè)試方法和ADC相反，是在輸入端加數(shù)字激勵(lì)信號(hào)，在模擬輸出端測(cè)試其輸出性能的指標(biāo)。 下圖是一個(gè)10GHz采樣率、8bit DAC的測(cè)試系統(tǒng)。

圖****12 10GHz采樣率、8bit DAC的測(cè)試系統(tǒng)

系統(tǒng)主要測(cè)試參數(shù)：非線性、上升時(shí)間、SNR、SFDR、SND、ENOB參數(shù)測(cè)試。

測(cè)試中使用多通道、高帶寬的任意波發(fā)生器產(chǎn)生采樣時(shí)鐘和多路數(shù)字激勵(lì)信號(hào)，并行數(shù)據(jù)經(jīng)DAC轉(zhuǎn)換成模擬量后送給測(cè)試儀器做分析。 根據(jù)測(cè)試項(xiàng)目的不同，需要的測(cè)試儀器也不同。對(duì)于靜態(tài)參數(shù)的測(cè)量用的是萬(wàn)用表，對(duì)于動(dòng)態(tài)參數(shù)的測(cè)量用的是頻譜儀。

DAC產(chǎn)生的測(cè)試數(shù)據(jù)被捕獲下來(lái)送到測(cè)試軟件進(jìn)行分析。測(cè)試結(jié)果可以通過(guò)相應(yīng)的軟件對(duì)DAC的采集結(jié)果進(jìn)行分析，這個(gè)測(cè)試軟件可以用戶自己開(kāi)發(fā)實(shí)現(xiàn)全自動(dòng)測(cè)試，也可以手動(dòng)控制儀器采集數(shù)據(jù)后用Matlab做后處理。下圖是一個(gè)DAC動(dòng)態(tài)參數(shù)測(cè)量的結(jié)果舉例：

圖****13 DAC動(dòng)態(tài)參數(shù)測(cè)試結(jié)果舉例