1 下圖為一個采用N阱CMOS工藝的版圖。
(1)從版圖中提取邏輯圖。
(2)此版圖中應(yīng)用了哪幾種類型的設(shè)計規(guī)則?
設(shè)計規(guī)則:最小寬度,最小間距,最小包圍,最小延伸。
(3)畫出虛線處的剖面圖,并在圖中標(biāo)出場氧和柵氧的位置。
CMOS工藝是在PMOS和NMOS工藝基礎(chǔ)上發(fā)展起來的。CMOS中的C表示“互補”,即將NMOS器件和PMOS器件同時制作在同一硅襯底上,制作CMOS集成電路。CMOS集成電路具有功耗低、速度快、抗干擾能力強、集成度高等眾多優(yōu)點。CMOS工藝已成為當(dāng)前大規(guī)模集成電路的主流工藝技術(shù),絕大部分集成電路都是用CMOS工藝制造的。
CMOS中既包含NMOS晶體管也包含PMOS晶體管,NMOS晶體管是做在P型硅襯底上的,而PMOS晶體管是做在N型硅襯底上的,要將兩種晶體管都做在同一個硅襯底上,就需要在硅襯底上制作一塊反型區(qū)域,該區(qū)域被稱為“阱”。根據(jù)阱的不同,CMOS工藝分為P阱CMOS工藝、N阱CMOS工藝以及雙阱CMOS工藝。其中N阱CMOS工藝由于工藝簡單、電路性能較P阱CMOS工藝更優(yōu),從而獲得廣泛的應(yīng)用。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
-
集成電路
-
晶體管
-
CMOS工藝
-
NMOS管
-
PMOS管
相關(guān)推薦
13um應(yīng)變補償多量子阱SLD臺面制作工藝的研究臺面制作工藝對1?3μm應(yīng)變補償多量子阱SLD 的器件性能有重要的影響。根據(jù)外延結(jié)構(gòu),分析比較了兩種臺面制作的方法,即選擇性濕法腐蝕法和
發(fā)表于 10-06 09:52
、calibre等版圖工具的使用; 3、了解CMOS工藝、熟悉CMOS及高壓BCD設(shè)計規(guī)則; 4、能讀懂Command file文件; 5、具有良好的溝通能力和團隊合作精神。歡迎朋友自
發(fā)表于 03-06 15:07
、calibre等版圖工具的使用; 3、了解CMOS工藝、熟悉CMOS及高壓BCD設(shè)計規(guī)則; 4、能讀懂Command file文件; 5、具有良好的溝通能力和團隊合作精神。歡迎朋友自
發(fā)表于 03-14 15:49
、calibre等版圖工具的使用; 3、了解CMOS工藝、熟悉CMOS及高壓BCD設(shè)計規(guī)則; 4、能讀懂Command file文件; 5、具有良好的溝通能力和團隊合作精神。歡迎朋友自
發(fā)表于 03-18 17:14
、calibre等版圖工具的使用; 3、了解CMOS工藝、熟悉CMOS及高壓BCD設(shè)計規(guī)則; 4、能讀懂Command file文件; 5、具有良好的溝通能力和團隊合作精神。歡迎朋友自
發(fā)表于 03-28 18:04
崗位職責(zé): 1、根據(jù)項目要求熟悉相關(guān)代工廠的工藝設(shè)計規(guī)則及版圖相關(guān)要求; 2、根據(jù)設(shè)計工程師的要求完成芯片各電路的版圖設(shè)計; 3、參與模塊版圖會議,根據(jù)設(shè)計工程師的反饋意見修改
發(fā)表于 07-03 17:59
主要介紹使用0.18微米CMOS工藝進(jìn)行集成電路版圖的設(shè)計,包含設(shè)計方法和仿真結(jié)果
發(fā)表于 06-08 17:52
?0次下載
,在保證LDMOS器件參數(shù)不變的條件下,采用深阱工藝可使其擊穿電壓提升50%以上。 LDMOS (Lateral Diffused MetalOxide Semiconductor Transistor
發(fā)表于 09-25 10:44
?0次下載
CMOS集成電路通常制造在盡可能重?fù)诫s硼的P型(100)襯底上以減小襯底電阻 ,防止閂鎖效應(yīng)。
發(fā)表于 10-12 08:00
?10次下載
CMOS集成電路版圖電子版文件下載
發(fā)表于 06-08 09:32
?0次下載
CMOS工藝流程介紹,帶圖片。
n阱的形成 1. 外延生長
發(fā)表于 07-01 11:23
?41次下載
CMOS 集成電路的基礎(chǔ)工藝之一就是雙阱工藝,它包括兩個區(qū)域,即n-MOS和p-MOS 有源區(qū),分別對應(yīng)p
發(fā)表于 11-14 09:32
?1w次閱讀
CMOS 集成電路的基礎(chǔ)工藝之一就是雙阱工藝,它包括兩個區(qū)域,即n-MOS和p-MOS 有源區(qū)
發(fā)表于 11-14 09:34
?8735次閱讀
在下面的圖中較為詳細(xì)的顯示了堆疊式DRAM單元STI和阱區(qū)形成工藝。下圖(a)為AA層版圖,虛線表示橫截面位置。
發(fā)表于 09-04 09:32
?2677次閱讀
電子發(fā)燒友網(wǎng)站提供《基于CMOS工藝的RS422全工收發(fā)器芯片的原理及其電路版圖設(shè)計.pdf》資料免費下載
發(fā)表于 11-17 16:40
?2次下載
評論