0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在降低噪聲性能的情況下設(shè)計(jì)良好的PCB布局

jf_pJlTbmA9 ? 來(lái)源:jf_pJlTbmA9 ? 作者:jf_pJlTbmA9 ? 2023-07-24 14:42 ? 次閱讀

本文檔的目的是幫助用戶了解如何在降低噪聲性能的情況下設(shè)計(jì)良好的PCB布局。在采取本文檔中提到的對(duì)策后,有必要進(jìn)行全面的系統(tǒng)評(píng)估。本文檔提供了有關(guān)RL78 / G14樣品板的說(shuō)明。

測(cè)試板的說(shuō)明。本節(jié)顯示了推薦布局的示例,不建議使用的電路板均使用相同的原理圖和組件制作而成。僅PCB布局不同。通過(guò)推薦的方法,推薦的PCB板可以實(shí)現(xiàn)更高的降噪性能。推薦的布局和不推薦的布局均采用相同的原理圖設(shè)計(jì)。圖1顯示了MCU周圍的電路原理圖。

o4YBAGCvFMSAUt8CAACgJ4cZLak847.png


MCU周圍電路原理圖

兩個(gè)測(cè)試板的PCB布局。

本節(jié)顯示了推薦布局和非推薦布局的示例。PCB布局應(yīng)按照推薦的布局進(jìn)行設(shè)計(jì),以降低噪聲性能。下一節(jié)將說(shuō)明為什么建議使用圖1左側(cè)的PCB布局的原因。圖2顯示了兩個(gè)測(cè)試板的MCU周圍的PCB布局。

o4YBAGCvFM6AE4ZYAAD72MzAS1A404.png


推薦布局(左)和非推薦布局(右)

推薦和非推薦布局之間的差異

本節(jié)介紹了推薦布局和非推薦布局之間的主要區(qū)別。

VDD和VSS的接線。推薦板的VDD和VSS布線與主電源入口處的外圍電源布線分開。并且推薦板的VDD布線和VSS布線比非推薦板更靠近。特別是在非推薦板上,MCU的VDD布線通過(guò)跳線J1連接到主電源,然后通過(guò)濾波電容器C9。

振蕩器問題。推薦板上的振蕩器電路X1,C1和C2比非推薦板上的更靠近MCU。推薦板上從振蕩器電路到MCU的布線比不推薦的布線短。在非推薦板上,振蕩器電路不在VSS接線的端子上,也沒有與其他VSS接線分開。

旁路電容器。推薦板上的旁路電容器C4比非推薦板上的電容器更靠近MCU。并且從旁路電容器到MCU的布線比不推薦的布線短。特別是在非推薦板上,C4的引線沒有直接連接到VDD和VSS干線。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電容器
    +關(guān)注

    關(guān)注

    63

    文章

    6160

    瀏覽量

    98897
  • mcu
    mcu
    +關(guān)注

    關(guān)注

    146

    文章

    16801

    瀏覽量

    349351
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4307

    文章

    22856

    瀏覽量

    394863
  • 振蕩器
    +關(guān)注

    關(guān)注

    28

    文章

    3787

    瀏覽量

    138729
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    PCB設(shè)計(jì):降低噪聲與電磁干擾的24個(gè)竅門

    電子設(shè)備的靈敏度越來(lái)越高,這要求設(shè)備的抗干擾能力也越來(lái)越強(qiáng),因此PCB設(shè)計(jì)也變得更加困難,如何提高PCB的抗干擾能力成為眾多工程師們關(guān)注的重點(diǎn)問題之一。本文將介紹PCB設(shè)計(jì)中降低噪聲
    發(fā)表于 05-05 10:28 ?2472次閱讀

    何在密集PCB布局中最大限度降低多個(gè)isoPower器件的輻射

    和傳導(dǎo)噪聲的擔(dān)心。雖然,咱們官網(wǎng)上的應(yīng)用筆記《isoPower器件的輻射控制建議》提供了最大限度降低輻射的電路和布局指南。實(shí)踐證明,通過(guò)電路優(yōu)化(降低負(fù)載電流和電源電壓)和使用跨隔離柵
    發(fā)表于 10-11 10:40

    選線和PCB布局降低感應(yīng)噪聲

    固態(tài)繼電器只需要少量電源即可工作,因此即使有一點(diǎn)感應(yīng)噪聲也足以導(dǎo)致系統(tǒng)故障。為避免感應(yīng)噪聲,請(qǐng)務(wù)必注意電路板布局中正確的導(dǎo)線選擇和走線布線。電線選擇請(qǐng)勿在輸入線旁邊連接電源線,因?yàn)檫@很容易導(dǎo)致感應(yīng)
    發(fā)表于 10-25 14:07

    利用電容器來(lái)降低噪聲的對(duì)策

    使用電容器降低噪聲噪聲分很多種,性質(zhì)也是多種多樣的。所以,噪聲對(duì)策(即降低噪聲的方法)也多種多樣。在這里主要談開關(guān)電源相關(guān)的噪聲,因此,請(qǐng)理
    發(fā)表于 05-10 08:00

    PCB設(shè)計(jì)中降低噪聲與電磁干擾的竅門

    設(shè)計(jì):降低噪聲與電磁干擾的24個(gè)竅門》為PCB設(shè)計(jì)中降低噪聲與電磁干擾提供了非常實(shí)用的建議,值得筒子們閱讀收藏。
    發(fā)表于 05-31 06:39

    怎么設(shè)計(jì)增益可調(diào)的高性能低噪聲放大器?

    干擾,提高接收信號(hào)靈敏度,以供系統(tǒng)解調(diào)出所需的信息數(shù)據(jù),其噪聲、線性和匹配等性能好壞直接影響到整個(gè)接收系統(tǒng)的性能,本文著重對(duì)實(shí)現(xiàn)增益可調(diào)和提高電路的線性度和穩(wěn)定性、降低噪聲系數(shù)及改善電
    發(fā)表于 08-20 07:44

    一般PCB設(shè)計(jì)布局的規(guī)則

    元器件一般情況下盡量集中放置,可以減小線長(zhǎng),降低噪聲。但如果是有時(shí)序要求限制的信號(hào)布線,則需要根據(jù)線長(zhǎng)和結(jié)構(gòu)進(jìn)行布局的調(diào)整,具體應(yīng)該通過(guò)仿真來(lái)確定。旁路電容需要盡量靠近芯片電源引腳放置,尤其是高頻電容,在電源接口附近可以放置大容
    發(fā)表于 09-12 14:47

    何在每種情況下設(shè)置PSoC創(chuàng)建程序3.3?

    您好!藍(lán)牙規(guī)范4.2版本中存在下一個(gè)配對(duì)模式2.3.5.2樂遺產(chǎn)配對(duì)-公正的作品2.3.5.3 LE遺產(chǎn)配對(duì)-密鑰入口2.3.5.4帶外請(qǐng)告訴我如何在每種情況下設(shè)置PSoC創(chuàng)建程序3.3。最好的問候,Yoshizu
    發(fā)表于 10-28 10:00

    在僅有零點(diǎn)電阻和電容可調(diào)節(jié)的情況下設(shè)計(jì)PLL濾波器

    在僅有零點(diǎn)電阻和電容可調(diào)節(jié)的情況下設(shè)計(jì)PLL濾波器
    發(fā)表于 01-04 18:03 ?0次下載

    降低噪聲與電磁干擾的PCB設(shè)計(jì)24個(gè)竅門

    電子設(shè)備的靈敏度越來(lái)越高,這要求設(shè)備的抗干擾能力也越來(lái)越強(qiáng),因此PCB設(shè)計(jì)也變得更加困難,如何提高PCB的抗干擾能力成為眾多工程師們關(guān)注的重點(diǎn)問題之一。本文將介紹PCB設(shè)計(jì)中降低噪聲
    發(fā)表于 11-03 10:15 ?2071次閱讀

    何在PCB下設(shè)定不同的鋪銅區(qū)域安全間距及切銅

    何在PCB下設(shè)定不同的鋪銅區(qū)域安全間距及切銅,有借鑒意義。
    發(fā)表于 12-16 21:54 ?0次下載

    如何才能降低噪聲與電磁干擾有什么小竅門

    設(shè)計(jì):降低噪聲與電磁干擾的24個(gè)竅門》為PCB設(shè)計(jì)中降低噪聲與電磁干擾提供了非常實(shí)用的建議,值得筒子們閱讀收藏。
    發(fā)表于 09-08 10:47 ?0次下載
    如何才能<b class='flag-5'>降低噪聲</b>與電磁干擾有什么小竅門

    何在降低噪聲性能情況下設(shè)計(jì)良好PCB布局

    本文檔的目的是幫助用戶了解如何在降低噪聲性能情況下設(shè)計(jì)良好PCB
    的頭像 發(fā)表于 05-27 11:42 ?8067次閱讀
    如<b class='flag-5'>何在</b><b class='flag-5'>降低噪聲</b><b class='flag-5'>性能</b>的<b class='flag-5'>情況下設(shè)</b>計(jì)<b class='flag-5'>良好</b>的<b class='flag-5'>PCB</b><b class='flag-5'>布局</b>

    何在PCB設(shè)計(jì)中克服放大器的噪聲干擾?

    何在PCB設(shè)計(jì)中克服放大器的噪聲干擾? 在PCB設(shè)計(jì)中,放大器的噪聲干擾是一個(gè)常見的問題。噪聲
    的頭像 發(fā)表于 11-09 10:08 ?616次閱讀

    何在電壓不穩(wěn)的情況下保障SSD的穩(wěn)定性能

    何在電壓不穩(wěn)的情況下保障SSD的穩(wěn)定性能?
    的頭像 發(fā)表于 11-24 15:50 ?530次閱讀
    如<b class='flag-5'>何在</b>電壓不穩(wěn)的<b class='flag-5'>情況下</b>保障SSD的穩(wěn)定<b class='flag-5'>性能</b>?