SuhelDhanani
AMD 自適應(yīng) SoC 與 FPGA 事業(yè)部軟件營銷總監(jiān)
在設(shè)計規(guī)模和復(fù)雜性不斷增長的世界里,SoC 和 FPGA 設(shè)計需要以更低功耗提供更高性能的情況將繼續(xù)在行業(yè)中存在。在 AMD,我們深知,保持領(lǐng)先意味著需要找到更為有效的方法,以此優(yōu)化設(shè)計來實現(xiàn)最高性能。
AMD Vivado 設(shè)計套件是業(yè)界領(lǐng)先的由機(jī)器學(xué)習(xí)提供支持的電子設(shè)計自動化工具。這一高性能開發(fā)環(huán)境可為硬件開發(fā)人員及系統(tǒng)架構(gòu)師提供系統(tǒng)設(shè)計、集成和實現(xiàn)的巨大優(yōu)勢,不僅可優(yōu)化設(shè)計周期,而且還能帶來更好的結(jié)果。
事實上,最新版本 Vivado 設(shè)計套件 2023.1 將 Versal 自適應(yīng) SoC的結(jié)果質(zhì)量( QoR )平均提高了 8%(注釋1),將 UltraScale+ 自適應(yīng) SoC 和 FPGA 的結(jié)果質(zhì)量平均提高 13%(注釋2)。很高興今天能進(jìn)一步分享這款智能設(shè)計工具。
快速編譯,提高生產(chǎn)力
更快的編譯對于硬件開發(fā)人員高效處理復(fù)雜設(shè)計至關(guān)重要。為了加速流程的各個環(huán)節(jié),Vivado 設(shè)計套件為綜合、布局、布線、物理優(yōu)化和設(shè)計收斂提供了卓越的編譯速度。
特別是,我們還開發(fā)了一個可縮短編譯時間并減少內(nèi)存開銷的獨(dú)特功能:Abstract Shell(抽象外殼)。Abstract Shell 能圍繞可重新配置分區(qū)創(chuàng)建僅限于最小接口的靜態(tài)設(shè)計檢查點(diǎn)。由于存在檢查點(diǎn),因此每次迭代只編譯一小部分設(shè)計即可。換言之,AbstractShell 無需對整個設(shè)計進(jìn)行重新編譯,其具有巨大的編譯時間優(yōu)勢。
除此之外,借助 AbstractShell,無論團(tuán)隊身處何處,都可同時進(jìn)行一項設(shè)計。該功能可在無需共享專有數(shù)據(jù)的情況下向多個用戶提供應(yīng)用場景,從而實現(xiàn)協(xié)作設(shè)計環(huán)境。這可為復(fù)雜設(shè)計帶來高生產(chǎn)率、快速優(yōu)化以及強(qiáng)大的安全功能。
以更少迭代帶來優(yōu)異的結(jié)果
隨著復(fù)雜性的提升,出現(xiàn)與性能相關(guān)的挑戰(zhàn)的可能性就越大。當(dāng)今的硬件開發(fā)人員需要高級工具來高效解決問題并實現(xiàn)性能目標(biāo)。
我可以很自豪地說,Vivado 設(shè)計套件是一款使用獨(dú)特機(jī)器學(xué)習(xí)算法實現(xiàn)智能設(shè)計運(yùn)行的設(shè)計軟件。這一功能可幫助開發(fā)人員以更少的設(shè)計迭代實現(xiàn)更高的 QoR。
智能設(shè)計運(yùn)行分為三個階段:設(shè)計優(yōu)化、工具選項探索以及“最后一英里”時序收斂。簡單來說,該功能可通過自動計算設(shè)計分?jǐn)?shù)(達(dá)到時序收斂的可能性)并分析影響性能的問題來節(jié)省時間,減少工作量。智能設(shè)計運(yùn)行基于超過 10 萬組訓(xùn)練數(shù)據(jù)從 60 多種專有定制策略中提取,可生成流程和方法指南以及基于機(jī)器學(xué)習(xí)的建議,逐步完成各個階段,直至達(dá)到性能目標(biāo)。
Versal 器件的精確功耗估算
在設(shè)計周期早期,硬件開發(fā)人員需要精確估算功耗,以免浪費(fèi)工作,并朝著滿足系統(tǒng)需求的道路邁進(jìn)。
回到 Vivado 設(shè)計套件 2022.2,我們推出了新一代功耗估算工具:電源設(shè)計管理器(PowerDesignManager)。該工具針對穩(wěn)定性和準(zhǔn)確性精心構(gòu)建,特別適合帶硬 IP 塊的大型器件。
電源設(shè)計管理器針對 Versal 器件的關(guān)鍵硬化 IP 提供了易于使用的界面和增強(qiáng)向?qū)А?strong>此外,該工具還采用最新表征模型確保目標(biāo)器件的功耗估算準(zhǔn)確性,其可通過改善與熱能及供電有關(guān)的約束幫助平臺面向未來做好準(zhǔn)備。
借助 Vivado 設(shè)計套件 2023.1,我們將電源設(shè)計管理器支持?jǐn)U展至更多器件。這些器件目前包括 Versal HBM 系列,該系列集成了快速內(nèi)存、連接安全功能以及自適應(yīng)計算,有助于為內(nèi)存受限的計算密集型工作負(fù)載(如機(jī)器學(xué)習(xí)、數(shù)據(jù)庫加速以及下一代防火墻等)消除處理及瓶頸問題。
下載最新 Vivado 設(shè)計套件
現(xiàn)在,硬件開發(fā)人員和系統(tǒng)架構(gòu)師比以往任何時候都更需要高級設(shè)計工具來滿足大型、復(fù)雜的自適應(yīng) SoC 及 FPGA 設(shè)計的功耗及性能需求。
利用 AMD 自適應(yīng)器件以及機(jī)器學(xué)習(xí)提供支持的 Vivado 設(shè)計套件,開發(fā)人員可以從一開始就通過縮短增量編譯時間、減少設(shè)計迭代次數(shù)和精確的功耗估算來優(yōu)化獲得高質(zhì)量結(jié)果的途徑。
歡迎進(jìn)一步了解最新版本的新增功能,并下載 Vivado 設(shè)計套件。
注釋(上下滑動查看)
1.在 2023 年 3 月 26 日之前,AMD Vivado 工程團(tuán)隊對使用 AMD Vivado ML 軟件工具 2023.1 版運(yùn)行智能設(shè)計運(yùn)行 (IDR) 模式和運(yùn)行默認(rèn)模式的 45 個客戶的 AMD Versal 設(shè)計進(jìn)行了測試。結(jié)果反映了單次測量運(yùn)行的所有設(shè)計以及平均差異和計算差異。實際結(jié)果會因具體設(shè)計、系統(tǒng)配置和軟件版本等因素而異。VIV-003
2.在 2023 年 4 月 14 日之前,AMD Vivado 工程團(tuán)隊針對使用 AMD Vivado ML 軟件工具 2023.1 版運(yùn)行智能設(shè)計運(yùn)行 (IDR) 模式和運(yùn)行默認(rèn)模式的 50 個客戶的 AMD Virtex UltraScale+ 設(shè)計進(jìn)行了測試。結(jié)果反映了單次測量運(yùn)行的所有設(shè)計以及平均差異和計算差異。實際結(jié)果會因具體設(shè)計、系統(tǒng)配置和軟件版本等因素而異。VIV-004
2023 年超威半導(dǎo)體公司版權(quán)所有。保留所有權(quán)利。AMD、AMD 箭頭標(biāo)識、UltraScale+、Vivado、Versal、Virtex 及其組合均是超威半導(dǎo)體公司的商標(biāo)。
-
FPGA
+關(guān)注
關(guān)注
1624文章
21538瀏覽量
600450 -
amd
+關(guān)注
關(guān)注
25文章
5402瀏覽量
133701 -
賽靈思
+關(guān)注
關(guān)注
32文章
1794瀏覽量
131077 -
soc
+關(guān)注
關(guān)注
38文章
4064瀏覽量
217545 -
Xilinx
+關(guān)注
關(guān)注
71文章
2140瀏覽量
120680 -
開發(fā)環(huán)境
+關(guān)注
關(guān)注
1文章
215瀏覽量
16548 -
編譯
+關(guān)注
關(guān)注
0文章
646瀏覽量
32737 -
Vivado
+關(guān)注
關(guān)注
19文章
799瀏覽量
66128
原文標(biāo)題:Vivado 設(shè)計套件助力快速編譯設(shè)計并達(dá)到性能目標(biāo)
文章出處:【微信號:賽靈思,微信公眾號:Xilinx賽靈思官微】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論