異構(gòu)IC封裝：構(gòu)建基礎(chǔ)設(shè)施

轉(zhuǎn)向異構(gòu)方法需要在芯片設(shè)計(jì)、IC 封測(cè)方面建立基礎(chǔ)設(shè)施。

異構(gòu)IC封裝已經(jīng)投入生產(chǎn)，并且越來(lái)越多的客戶(hù)正在 Amkor 以及其他外包半導(dǎo)體組裝和測(cè)試 (OSAT) 供應(yīng)商和代工供應(yīng)商處開(kāi)發(fā)和驗(yàn)證其產(chǎn)品。

這種新的多管芯實(shí)施例的基本原理已經(jīng)得到充分記錄和討論。歸根結(jié)底，更多的系統(tǒng)內(nèi)容正在轉(zhuǎn)移到軟件包本身中，從而在性能、成本和上市時(shí)間 (TTM) 方面帶來(lái)好處。由于較小的小芯片的產(chǎn)量更高，因此總硅成本可以降低。異質(zhì)封裝還提供了使用混合硅工藝節(jié)點(diǎn)來(lái)進(jìn)一步優(yōu)化硅成本的機(jī)會(huì)。雖然異構(gòu) IC 封裝更昂貴，但積極的權(quán)衡/好處是較低的總硅成本和積極的 TTM 優(yōu)勢(shì)。轉(zhuǎn)向異構(gòu)方法需要在設(shè)計(jì)、IC 和封裝制造以及測(cè)試方面建立基礎(chǔ)設(shè)施。

隨著每個(gè) OSAT 和代工廠(chǎng)提供自己的技術(shù)，支持小芯片和異構(gòu)結(jié)構(gòu)的 IC 封裝選項(xiàng)也不斷傳播。結(jié)果，術(shù)語(yǔ)變得相當(dāng)混亂。值得慶幸的是，這些封裝結(jié)構(gòu)比目前行業(yè)中存在的術(shù)語(yǔ)簡(jiǎn)單得多。多芯片產(chǎn)品必須集成到一個(gè)功能單元中，這可以在傳統(tǒng)的 IC 封裝基板上完成，也可以通過(guò)使用更高密度的集成方法（即晶圓級(jí)多芯片模塊、超細(xì)線(xiàn)集成或兩者兼而有之）來(lái)完成。然后將該模塊附著到 IC 封裝基板上。

第一種選擇以歷史悠久的多芯片模塊 (MCM) 為代表，該模塊已投入生產(chǎn)數(shù)十年，現(xiàn)代設(shè)計(jì)趨向于在基板上采用更高的硅和無(wú)源密度。高密度集成方法的第二個(gè)選擇是創(chuàng)建集成芯片或小芯片的模塊，這需要芯片間接口的超細(xì)線(xiàn)路布線(xiàn)。如今，這些是 (A) 基于硅中介層的模塊 - 2.5D 硅通孔 (TSV)、(B) 基于高密度扇出 (HDFO) 多層再分布層 (RDL) 方法的模塊，或 (C) 具有橋接器的模塊，如圖 1 所示。

圖 1：a) 2.5D TSV（硅中介層，b）HDFO (S-SWIFT) RDL 中介層，c) 橋 (S-Connect)（RDL+ 橋）。

異構(gòu) IC 封裝設(shè)計(jì)

基于 HDFO 內(nèi)插器的模塊已通過(guò)內(nèi)部認(rèn)證，是客戶(hù)產(chǎn)品，并且正在認(rèn)證中。由于向小芯片的過(guò)渡剛剛開(kāi)始，市場(chǎng)上使用 HDFO 內(nèi)插器的不同設(shè)備的數(shù)量仍然有限。然而，市場(chǎng)正在發(fā)生變化，大多數(shù)已經(jīng)在生產(chǎn)高端單片或 MCM 設(shè)備的先進(jìn)封裝客戶(hù)要么正在積極驗(yàn)證 HDFO 中介層，要么正在詢(xún)問(wèn)，以期開(kāi)始開(kāi)發(fā)。

在包含HDFO模塊的產(chǎn)品的初始規(guī)劃階段，重要的是要了解每個(gè)設(shè)備都可能被視為“定制”。雖然認(rèn)證范圍可能包括正在考慮的整體模塊和封裝尺寸，但每個(gè)器件都有獨(dú)特的挑戰(zhàn)。因此，幾乎每個(gè)新設(shè)備都有測(cè)試車(chē)輛的迭代。隨著越來(lái)越多的測(cè)試車(chē)輛（TV）成功完成，并且更多可能的設(shè)計(jì)空間品種通過(guò)認(rèn)證，有可能直接進(jìn)入產(chǎn)品認(rèn)證階段，但目前強(qiáng)烈建議使用 TV。

第一個(gè)通常使用TV。是菊花鏈芯片或至少是凸塊虛擬芯片，以允許發(fā)現(xiàn)模塊中多芯片布局的任何獨(dú)特特征。評(píng)估中介層載體和包覆成型晶圓級(jí)翹曲就是一個(gè)很好的例子。機(jī)械仿真可用于估計(jì)翹曲，但盡管可以模擬全晶圓級(jí)翹曲，但它對(duì)RDL中的金屬密度等也非常敏感?？偸强梢栽谀M中確定趨勢(shì)，但最終評(píng)估需要通過(guò)實(shí)際TV來(lái)確定。由于TV的內(nèi)部制造速度相對(duì)較快，因此可以快速根據(jù)真實(shí)數(shù)據(jù)校準(zhǔn)模擬，以便在更改模型或者設(shè)備中的不同元素時(shí)可以了解趨勢(shì)。通過(guò)構(gòu)建機(jī)械或菊花鏈TV，可以快速收集數(shù)據(jù)以了解任何工程工作需要集中在哪里。迄今為止，這已在許多TV結(jié)構(gòu)中重復(fù)出現(xiàn)，并且是 Amkor 眾所周知的流程開(kāi)發(fā)路徑。圖 2a 和 b 顯示了典型的TV方法。

圖 2a：連接到 HDFO 的測(cè)試車(chē)輛芯片。

圖 2b：連接到封裝基板的測(cè)試車(chē)輛 HDFO 模塊。

第二臺(tái)TV可以是另一個(gè)菊花鏈設(shè)備，或者在芯片中具有一些最小的功能或芯片封裝交互 (CPI) 測(cè)試結(jié)構(gòu)。盡管芯片可能不具備完整的功能，但設(shè)計(jì)本身要么與功能設(shè)計(jì)類(lèi)似，要么實(shí)際上就是功能設(shè)計(jì)。中介層 RDL 的設(shè)計(jì)通常在第一臺(tái)TV之前開(kāi)始，因?yàn)樾酒g的小芯片接口仍然是客戶(hù)特定的。隨著設(shè)計(jì)規(guī)則的不斷改進(jìn)，尋找最佳布線(xiàn)策略需要客戶(hù)和制造商之間的密切合作。根據(jù)產(chǎn)品的生產(chǎn)目標(biāo)時(shí)間，可能會(huì)提供仍在開(kāi)發(fā)中的更高級(jí)的設(shè)計(jì)規(guī)則，這將實(shí)現(xiàn)初始設(shè)計(jì)規(guī)則不允許的布線(xiàn)。每個(gè)客戶(hù)對(duì)設(shè)計(jì)流程都有自己的偏好。Amkor 嘗試滿(mǎn)足所有偏好，從僅接收中介層的成品圖形數(shù)據(jù)流 (GDS) 到管理整個(gè)設(shè)計(jì)流程。

HDFO 中介層設(shè)計(jì)流程通常從 Amkor 設(shè)計(jì)團(tuán)隊(duì)在 Cadence（SIP/MCM 文件）或西門(mén)子 Expedition 中提供的入門(mén)數(shù)據(jù)庫(kù)開(kāi)始。起始數(shù)據(jù)庫(kù)不是必需的，但會(huì)自動(dòng)啟動(dòng)標(biāo)準(zhǔn)設(shè)計(jì)規(guī)則和必要的設(shè)置，以與 Calibre 設(shè)計(jì)規(guī)則檢查 (DRC) 實(shí)現(xiàn)進(jìn)行交互，從而節(jié)省時(shí)間。無(wú)論使用哪種電子設(shè)計(jì)自動(dòng)化 (EDA) 工具，Amkor 還可以幫助設(shè)置這些參數(shù)。Calibre DRC 規(guī)則平臺(tái)可以由 Amkor 或客戶(hù)運(yùn)行，因?yàn)樗苯釉趶?EDA 工具導(dǎo)出的 GDS 上運(yùn)行。

對(duì)于更大、更復(fù)雜的中介層，設(shè)計(jì)過(guò)程可能需要 4 到 12 周。自 Amkor 推出 SWIFT HDFO 技術(shù)以來(lái)，EDA 工具多年來(lái)得到了顯著改進(jìn)。動(dòng)態(tài)填充步驟的處理時(shí)間可能比大多數(shù)設(shè)計(jì)人員習(xí)慣的時(shí)間長(zhǎng)得多，因此從一開(kāi)始就預(yù)測(cè)生產(chǎn)計(jì)劃中的增加時(shí)間非常重要。這是由于設(shè)計(jì)中存在大量的引腳、跡線(xiàn)和形狀。脫氣通常是設(shè)計(jì)發(fā)布之前執(zhí)行的最后操作，具體取決于所需的操作。Amkor 已開(kāi)發(fā)出可以減少脫氣所需時(shí)間的方法，但對(duì)于大型設(shè)計(jì)，這可能需要數(shù)天的時(shí)間。

設(shè)計(jì)完成后，將其發(fā)布到 HDFO 生產(chǎn)線(xiàn)以啟動(dòng) RDL 構(gòu)建過(guò)程。在制造第二臺(tái)TV的 HDFO 內(nèi)插器時(shí)，通常會(huì)在第一臺(tái)TV上收集數(shù)據(jù)。這允許在第二臺(tái)TV上規(guī)劃任何所需的實(shí)驗(yàn)設(shè)計(jì) (DOE)。并非每個(gè)設(shè)備都需要 DOE，但這是至關(guān)重要的一步，以便在開(kāi)始組裝第二臺(tái)TV之前可以標(biāo)記并修復(fù)或改進(jìn)。

第二個(gè)測(cè)試車(chē)輛通常用于封裝鑒定。HDFO 模塊已被證明非常堅(jiān)固，通過(guò)了濕度敏感性測(cè)試 1 級(jí) (MSL1) 和溫度循環(huán)、條件 C (TCC)（-65°C 至 +150°C）。一旦附著到基材上，更常見(jiàn)的是在 MSL 4 和溫度循環(huán)、條件 G（-40°C 至 +125°C）下進(jìn)行評(píng)估，但使用壓力更大的 TCB（-55°C 至 125°C）進(jìn)行 > 3000 個(gè)溫度循環(huán)也取得了成功。總體而言，就封裝可靠性而言，HDFO 已被證明是一種非常堅(jiān)固的結(jié)構(gòu)。針對(duì)大型封裝的標(biāo)準(zhǔn)高溫存儲(chǔ) (HTS) 測(cè)試（150°C，1000 小時(shí)）和標(biāo)準(zhǔn)無(wú)偏高加速應(yīng)力測(cè)試 (UHAST)（110°C，85% 相對(duì)濕度 (RH)，264 小時(shí)）在封裝鑒定方面也未發(fā)現(xiàn)任何問(wèn)題。

多年來(lái)，業(yè)界一直致力于研究利用橋接技術(shù)的方法。英特爾的嵌入式多芯片互連橋 (EMIB) 利用放置在有機(jī)基板內(nèi)的橋來(lái)實(shí)現(xiàn)高密度布線(xiàn)，而無(wú)需使用硅中介層。Amkor 在這一領(lǐng)域的方法是將橋（硅或其他橋）嵌入到 HDFO 設(shè)計(jì)中，這為 HDFO 工具箱帶來(lái)了超高密度設(shè)計(jì)規(guī)則。Amkor 將此技術(shù)稱(chēng)為 S-Connect。圖 3 顯示了這兩種設(shè)計(jì)技術(shù)的比較。

圖 3：（L) Intel EMIB（圖片由 Intel 提供）（R) Amkor S-Connect

與客戶(hù)和行業(yè)合作伙伴合作時(shí)，需要進(jìn)行權(quán)衡分析，在硅中介層、有機(jī) RDL HDFO 和 S-Connect 等橋接解決方案之間做出決定。使用橋的決定必須解決橋芯片（帶或不帶 TSV）和硅集成無(wú)源器件（如果有保證）的采購(gòu)問(wèn)題。最終客戶(hù)還考慮每個(gè)解決方案的整體生產(chǎn)準(zhǔn)備情況和成熟度。硅中介層最為成熟，因?yàn)樗鼈円堰M(jìn)行大批量制造 (HVM) 多年，其次是已完成許多成功認(rèn)證的有機(jī) RDL 和 S-Connect。隨著系統(tǒng)變得更加復(fù)雜，集成的需求可能會(huì)迫使解決方案轉(zhuǎn)向橋接解決方案，例如 S-Connect。

橋梁技術(shù)的三個(gè)主要驅(qū)動(dòng)因素。橋接技術(shù)通過(guò)包含用于小芯片到小芯片或芯片到芯片布線(xiàn)的基于硅的高密度布線(xiàn)橋，可以減少 RDL 數(shù)量，從而有可能降低系統(tǒng)成本。橋接技術(shù)還利用晶圓廠(chǎng)光刻技術(shù)，使布線(xiàn)密度低于 1 μm，從而有助于在硅頂部芯片上實(shí)現(xiàn)更精細(xì)的凸塊間距。最后，橋接技術(shù)的使用允許在同一 3D 位置（見(jiàn)圖 4）創(chuàng)造性地使用嵌入式硅集成無(wú)源器件 (IPD)，直接放置在頂部芯片下方，以實(shí)現(xiàn)最佳功率傳輸。

HDFO 設(shè)計(jì)和制造可采用先芯片或后芯片配置。對(duì)于更簡(jiǎn)單和更小的設(shè)計(jì)，芯片優(yōu)先可能是合適的并且成本較低的方法。Amkor 的 S-Connect 設(shè)計(jì)主要路徑采用后芯片方法，以利用后芯片 HDFO 技術(shù)的專(zhuān)業(yè)知識(shí)，并盡量減少對(duì)客戶(hù)芯片的良率影響。

后模 S-Connect 結(jié)構(gòu)由帶有預(yù)制高銅柱的基礎(chǔ) RDL 組成。橋芯片和其他非橋芯片（包括 IPD）面朝上放置，并帶有較小的銅柱。晶圓被模制并平坦化以露出所有銅柱。芯片放置能力是一項(xiàng)關(guān)鍵的工藝要求，隨著任何給定產(chǎn)品中放置的面朝上橋芯片數(shù)量的增加，該能力變得更加復(fù)雜。然后使用有機(jī) RLD 工藝（如 HDFO）執(zhí)行額外的 RDL 處理，并提供用于芯片連接的芯片連接墊。然后通過(guò)第二次模具和模具研磨工藝完成晶圓上芯片組裝。然后將晶圓從載體上取下并翻轉(zhuǎn)進(jìn)行背面處理，其中電鍍受控塌陷芯片連接 (C4) 銅柱。至此，模塊形成完成，并適合用于其他集成模塊的通用過(guò)程。

在考慮 S-Connect 而非其他形式的異構(gòu)集成時(shí)，橋芯片采購(gòu)是另一個(gè)關(guān)鍵方面。客戶(hù)可能要求橋接器還具有 TSV，以便為 I/O PHY 提供電源和接地。這些 TSV 承載橋芯片的采購(gòu)和加工將使 S-Connect 模塊的晶圓級(jí)制造更加復(fù)雜。Amkor 擁有豐富的 TSV 工藝經(jīng)驗(yàn)，包括大量可供選擇的化學(xué)機(jī)械平坦化 (CMP)/背面鈍化配方，可最大程度地減少 TSV 軸承橋制備過(guò)程中所需的開(kāi)發(fā)工作。

目前，有兩個(gè)內(nèi)部TV用于 S-Connect 開(kāi)發(fā)。三個(gè)芯片模塊的開(kāi)發(fā)和內(nèi)部鑒定已經(jīng)完成，其中包括一個(gè)較大的芯片和兩個(gè)較小的芯片（如高帶寬內(nèi)存 (HBM)）。該模塊具有兩個(gè)橋芯片和多個(gè)測(cè)試芯片，用于模擬非 TSV 承載 IPD 芯片的放置。在更大規(guī)模上，模塊TV的開(kāi)發(fā)正在使用 10 個(gè)頂部芯片和 10 個(gè)橋芯片。該演示針對(duì)的是非常大的模塊，這些模塊從硅橋芯片的使用中獲益最多。該TV預(yù)計(jì)將于 2023 年獲得可靠性結(jié)果。圖 4 顯示了兩臺(tái) S-Connect 測(cè)試車(chē)輛。

圖 4：S-Connect 測(cè)試車(chē)輛的類(lèi)型。

Amkor 一直在為異構(gòu)集成的下一次發(fā)展做準(zhǔn)備，我們相信，隨著需要更多集成，它將提供獨(dú)特的功能來(lái)增強(qiáng) HDFO 和硅中介層解決方案。對(duì)于更大的中介層（>2500 mm2），橋接解決方案將有助于保持高良率，因?yàn)樽罡呙芏纫螅ㄒ约白罡叩臐撛诹悸蕮p失）發(fā)生在橋上，而橋接已經(jīng)具有極高的良率。

測(cè)試方法

自這些設(shè)計(jì)開(kāi)始以來(lái)，Amkor 就一直為異構(gòu)集成產(chǎn)品提供測(cè)試服務(wù)。設(shè)計(jì)和評(píng)估TV的系統(tǒng)方法使測(cè)試工程師能夠在產(chǎn)品投入使用之前針對(duì)設(shè)計(jì)的關(guān)鍵方面進(jìn)行測(cè)試。

所有異構(gòu)小芯片封裝都面臨一些共同的測(cè)試挑戰(zhàn)。小芯片互連完整性是一項(xiàng)重要的因素。向封裝內(nèi)每個(gè)小芯片傳輸信號(hào)和電源需要在制造過(guò)程中進(jìn)行仔細(xì)的布局、設(shè)計(jì)和測(cè)試。封裝材料類(lèi)型影響小芯片和封裝級(jí)暴露的引腳之間的互連性能。這包括靜態(tài)連接質(zhì)量、連續(xù)性、泄漏和瞬態(tài)交流時(shí)序、阻抗匹配和信號(hào)串?dāng)_。在精心設(shè)計(jì)的整體產(chǎn)品架構(gòu)中，對(duì)產(chǎn)品所有功能方面的可測(cè)試性設(shè)計(jì) (DFT) 訪(fǎng)問(wèn)是一個(gè)重要的考慮因素。

由于小芯片溫度不均勻?qū)е碌臒崽荻群艹Ｒ?jiàn)。受控、管理和可重復(fù)的生產(chǎn)測(cè)試環(huán)境可確保為未來(lái)的產(chǎn)品設(shè)計(jì)迭代提供準(zhǔn)確的反饋和一致的產(chǎn)量。

結(jié)論

使用 MCM 和古老的 2.5D TSV 硅中介層方法的異構(gòu)集成已投入生產(chǎn)多年。向基于異構(gòu)小芯片的集成的過(guò)渡才剛剛開(kāi)始。

為了集成小芯片，典型的設(shè)計(jì)必須在芯片之間具有高帶寬接口，這通常需要精細(xì)的凸塊間距（≤55 μm）、高信號(hào)速率和短總線(xiàn)長(zhǎng)度。HDFO 和 S-Connect 設(shè)計(jì)為這些集成提供了經(jīng)濟(jì)高效的途徑。典型的設(shè)計(jì)小于 2500 mm2，但目前的趨勢(shì)是朝著更大尺寸和更高芯片數(shù)量發(fā)展。

對(duì)于較大的模塊，使用橋是有意義的。由于 RDL 產(chǎn)量，使用極細(xì)線(xiàn) RDL 的大型模塊（>2500 mm2）成本會(huì)更高。使用極高產(chǎn)量的橋在芯片之間提供最精細(xì)的布線(xiàn)，并結(jié)合其他地方較低密度的 RDL，由于預(yù)期總產(chǎn)量較高，因此將是更好的經(jīng)濟(jì)權(quán)衡。橋接封裝解決方案正在開(kāi)發(fā)中，目標(biāo)是在 2023 年和 2024 年獲得客戶(hù)資格。HDFO 小芯片集成已通過(guò)內(nèi)部資格認(rèn)證，HDFO 已準(zhǔn)備好接受客戶(hù)參與和產(chǎn)品資格認(rèn)證。針對(duì)異構(gòu)集成產(chǎn)品的一流測(cè)試服務(wù)完善了整個(gè)制造過(guò)程。