旋轉(zhuǎn)環(huán)境下基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

摘要：

為了滿(mǎn)足某大型旋轉(zhuǎn)機(jī)械設(shè)備在監(jiān)測(cè)過(guò)程中實(shí)時(shí)性高精度多通道的采集需求，提出了一種基于FPGA的多通道振動(dòng)信號(hào)采集檢測(cè)系統(tǒng)的設(shè)計(jì)方案。系統(tǒng)采用主/從式FPGA架構(gòu)，在強(qiáng)噪聲環(huán)境下實(shí)現(xiàn)了采樣頻率為100 kHz的128通道并行實(shí)時(shí)數(shù)據(jù)采集功能。然后通過(guò)設(shè)計(jì)一種參數(shù)可調(diào)的隨機(jī)共振信號(hào)檢測(cè)系統(tǒng)，提高了信號(hào)信噪比，增強(qiáng)了系統(tǒng)在旋轉(zhuǎn)環(huán)境下檢測(cè)的準(zhǔn)確性。經(jīng)測(cè)試驗(yàn)證，該系統(tǒng)具有良好的實(shí)時(shí)性、穩(wěn)定性和有效性。

0 引言

隨著現(xiàn)代工業(yè)的飛速發(fā)展，人們對(duì)旋轉(zhuǎn)設(shè)備的需求愈加迫切，如風(fēng)力發(fā)電、大型煉鋼設(shè)備等旋轉(zhuǎn)設(shè)備的應(yīng)用。大型旋轉(zhuǎn)機(jī)械設(shè)備雖然極大地提高了生產(chǎn)率，但其突發(fā)性的故障率偏高，一旦停機(jī)就會(huì)造成較大的損失[1]。加強(qiáng)對(duì)旋轉(zhuǎn)機(jī)械的狀態(tài)檢測(cè)和診斷工作，有助于減少旋轉(zhuǎn)機(jī)械故障率，大幅度降低機(jī)械的維修費(fèi)用和縮短維修時(shí)間，提高設(shè)備運(yùn)行的經(jīng)濟(jì)效益。傳統(tǒng)的多通道振動(dòng)信號(hào)采集系統(tǒng)多以DSP和ARM作為控制核心，存在功能簡(jiǎn)單、通道數(shù)少、時(shí)鐘頻率低和實(shí)時(shí)性差等缺點(diǎn)[2-3]。 與DSP和ARM相比，F(xiàn)PGA在數(shù)據(jù)采集領(lǐng)域發(fā)揮著重要的作用。FPGA具有時(shí)鐘頻率高、內(nèi)部延時(shí)小、運(yùn)算速度快、開(kāi)發(fā)周期短、抗干擾能力強(qiáng)、編程配置靈活、內(nèi)部資源豐富等優(yōu)點(diǎn)，非常適用于數(shù)據(jù)高數(shù)采集和處理[4-6]。本文提出了一種基于主/從式FPGA架構(gòu)的128通道振動(dòng)信號(hào)檢測(cè)方案，系統(tǒng)采用了高精度A/D芯片AD7606，同時(shí)結(jié)合了FPGA的并行數(shù)據(jù)處理能力實(shí)現(xiàn)了采集信號(hào)的隨機(jī)共振檢測(cè)，保證了采集系統(tǒng)的準(zhǔn)確性和穩(wěn)定性。

1 系統(tǒng)總體設(shè)計(jì)

本系統(tǒng)總體設(shè)計(jì)如圖1所示，系統(tǒng)由信號(hào)調(diào)理系統(tǒng)、FPGA控制系統(tǒng)和FPGA數(shù)據(jù)處理系統(tǒng)三部分構(gòu)成。其中信號(hào)調(diào)理系統(tǒng)由放大濾波電路和AD7606采集電路構(gòu)成，主要實(shí)現(xiàn)將傳感器發(fā)出的微弱信號(hào)進(jìn)行放大和濾波后發(fā)送到AD7606芯片中，將采集到的模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)。FPGA控制系統(tǒng)由主FPGA控制系統(tǒng)和從FPGA控制系統(tǒng)兩部分組成。從FPGA控制系統(tǒng)由16片Xilinx公司生產(chǎn)的Spartan3系列的FPGA構(gòu)成，主要實(shí)現(xiàn)程控放大器AD8250和AD8253的信號(hào)放大控制和AD7606同步數(shù)據(jù)采集控制。主FPGA控制系統(tǒng)由Xilinx公司生產(chǎn)的Spartan6系列的FPGA構(gòu)成，主要實(shí)現(xiàn)參數(shù)配置、同步時(shí)鐘生產(chǎn)、數(shù)據(jù)緩存等。FPGA數(shù)據(jù)處理系統(tǒng)由主FPGA實(shí)現(xiàn)數(shù)據(jù)的時(shí)序約束和隨機(jī)共振檢測(cè)處理功能，通過(guò)采用主從式FPGA架構(gòu)，合理分配FPGA資源，完成整個(gè)系統(tǒng)的任務(wù)調(diào)度，克服FPGA輸出時(shí)的亞穩(wěn)態(tài)現(xiàn)象，使得系統(tǒng)具有性能穩(wěn)定、數(shù)據(jù)處理能力強(qiáng)、抗干擾性好等特點(diǎn)。

2 部分硬件電路設(shè)計(jì)

2.1 信號(hào)調(diào)理電路設(shè)計(jì)

由于傳感器輸出信號(hào)范圍包含±0.025 V、±0.05 V、±0.1 V、±0.5 V 4個(gè)擋位，為保證采集精度，不能同時(shí)對(duì)整個(gè)量程進(jìn)行放大，需要采取分級(jí)放大的方式，且增益可調(diào)。本系統(tǒng)采用圖2所示的兩級(jí)放大電路結(jié)構(gòu)，由于系統(tǒng)通過(guò)滑環(huán)進(jìn)行供電，在強(qiáng)噪聲環(huán)境下傳感器輸出信號(hào)首先利用AD8253和AD8250實(shí)現(xiàn)四階的巴特沃斯低通濾波器提高信噪比。

2.2 AD7606采集電路設(shè)計(jì)

A/D數(shù)模轉(zhuǎn)換器是整個(gè)采集系統(tǒng)的核心，影響著系統(tǒng)的采集精度、采集速率和數(shù)據(jù)吞吐量，所以A/D芯片選型是采集系統(tǒng)中最關(guān)鍵的一步。系統(tǒng)采用ADI公司的高精度、低功耗、電荷再次分配逐次逼近型模數(shù)轉(zhuǎn)換芯片AD7606。該產(chǎn)品是一款8通道16位真差分具有二階抗混疊模擬濾波電路的同步采樣模數(shù)轉(zhuǎn)換芯片。本系統(tǒng)采用16片AD7606芯片構(gòu)成128通道的數(shù)據(jù)采集電路。AD7606硬件電路設(shè)計(jì)如圖3所示，將轉(zhuǎn)換芯片CONVST A與CONVST B短接在一起并施加同一個(gè)轉(zhuǎn)換信號(hào)能夠?qū)崿F(xiàn)8通道的數(shù)據(jù)同步轉(zhuǎn)換。

3 軟件設(shè)計(jì)

FPGA軟件設(shè)計(jì)主要?jiǎng)澐譃橹鱂PGA控制系統(tǒng)和從FPGA控制系統(tǒng)兩部分。其中，主FPGA控制系統(tǒng)主要完成同步時(shí)鐘生成、參數(shù)配置、數(shù)據(jù)緩存、隨機(jī)共振檢測(cè)等功能。而從FPGA主要完成數(shù)據(jù)組幀、程控放大控制和AD7606數(shù)據(jù)采集控制等。下面對(duì)部分核心模塊的設(shè)計(jì)進(jìn)行介紹。

3.1 數(shù)據(jù)采集模塊

傳感器產(chǎn)生的微弱信號(hào)經(jīng)過(guò)濾波放大電路后，將其輸送入AD7606芯片實(shí)現(xiàn)數(shù)據(jù)采集功能。FPGA主要控制AD7606的轉(zhuǎn)換信號(hào)CONVST AB、片選信號(hào)CS和時(shí)鐘信號(hào)SCLK，實(shí)現(xiàn)芯片的采樣率調(diào)整和采樣啟停功能。如圖4所示，本模塊通過(guò)控制AD7606工作在并行數(shù)據(jù)輸出模式下，實(shí)現(xiàn)了系統(tǒng)在旋轉(zhuǎn)環(huán)境下采樣率為100 kHz的高速采集功能。從仿真圖中可以看出，采用并行輸出的方式能夠穩(wěn)定有效地將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)進(jìn)行處理，經(jīng)過(guò)多次測(cè)試表明，通過(guò)采用并行數(shù)據(jù)輸出的方式，該芯片的采樣誤差小于0.1%。

3.2 數(shù)據(jù)緩存模塊

由于本系統(tǒng)為128路振動(dòng)信號(hào)采集系統(tǒng)，每完成一次采集會(huì)產(chǎn)生大量的待處理數(shù)據(jù)，因此，設(shè)計(jì)了一種嵌套式的乒乓傳輸緩存方式，實(shí)現(xiàn)系統(tǒng)所需實(shí)時(shí)性數(shù)據(jù)采集功能。相比于傳統(tǒng)的乒乓式緩存[7]，其效率更高，實(shí)用性更強(qiáng)。如圖5所示，本模塊有效地利用FPGA內(nèi)部IP核資源產(chǎn)生兩個(gè)不同的塊隨機(jī)存取存儲(chǔ)器（Random Access Memory，RAM）和先入先出隊(duì)列（First Input First Output，F(xiàn)IFO）進(jìn)行嵌套式的乒乓緩存。通過(guò)設(shè)置兩個(gè)不同的使能信號(hào)WR_EN1和WR_EN2，實(shí)現(xiàn)了塊RAM_1、塊RAM_2之間的乒乓緩存和FIFO_1、FIFO_2之間的乒乓緩存。如此周而復(fù)始，構(gòu)成了嵌套式乒乓緩存。通過(guò)數(shù)據(jù)緩存模塊可以很好地協(xié)調(diào)數(shù)據(jù)流在各模塊之間穩(wěn)定、實(shí)時(shí)有效地傳輸和處理。

3.3 隨機(jī)共振檢測(cè)模塊

由于系統(tǒng)處于強(qiáng)噪聲干擾的環(huán)境下，雖然添加了四階的巴特沃斯低通濾波電路，但在實(shí)際工程中旋轉(zhuǎn)環(huán)境下還是會(huì)產(chǎn)生大量的無(wú)法濾除的噪聲信號(hào)使有效的振動(dòng)信號(hào)淹沒(méi)在噪聲中，無(wú)法正常檢測(cè)。所以采用隨機(jī)共振的檢測(cè)方法，在參數(shù)匹配的情況下將能量從噪聲轉(zhuǎn)移到有用信號(hào)中，使得輸出信噪比提高。下面依次從隨機(jī)共振的MATLAB仿真和FPGA實(shí)現(xiàn)兩個(gè)方面進(jìn)行介紹。

3.3.1 隨機(jī)共振的MATALB仿真

式中，a、b為非線(xiàn)性的雙穩(wěn)態(tài)系統(tǒng)參數(shù)，通常取a=1，b=1。

為了得到隨機(jī)共振的輸出,系統(tǒng)采用4階龍格-庫(kù)塔數(shù)值方法對(duì)式(1)進(jìn)行求解[10]，其算法如式(2)所示：

其中，xi表示x(t)的第i個(gè)采樣點(diǎn)，sni表示對(duì)輸入信號(hào)的第i個(gè)采樣點(diǎn)，計(jì)算步長(zhǎng)h=1/f，f是對(duì)信號(hào)s(t)=Asin(2πft)+η(t)的采樣頻率，k為調(diào)整系數(shù)。隨機(jī)共振的MATLAB仿真圖如圖6所示，從上到下分別為原始有效信號(hào)、有效信號(hào)淹沒(méi)在噪聲中和隨機(jī)共振檢測(cè)輸出。由仿真圖可知，通過(guò)采用隨機(jī)共振檢測(cè)可以提高輸出信號(hào)的信噪比。

3.3.2 FPGA實(shí)現(xiàn)隨機(jī)共振檢測(cè)

隨機(jī)共振檢測(cè)算法由主FPGA通過(guò)采用補(bǔ)碼形式的定點(diǎn)數(shù)來(lái)實(shí)現(xiàn)郎之萬(wàn)方程的求解，系統(tǒng)采用4階龍格庫(kù)塔的迭代方式，利用FPGA的并行數(shù)據(jù)處理能力實(shí)現(xiàn)了淹沒(méi)在噪聲中的振動(dòng)信號(hào)的隨機(jī)共振檢測(cè)，本模塊的流程圖如圖7所示。將求解出的數(shù)據(jù)發(fā)送到上位機(jī)進(jìn)行實(shí)時(shí)顯示，圖8(a)是未使用FPGA實(shí)現(xiàn)的隨機(jī)共振檢測(cè)算法，由圖可知有效信號(hào)完全淹沒(méi)到噪聲中，無(wú)法識(shí)別。圖8(b)反映淹沒(méi)在噪聲中的有效信號(hào)經(jīng)過(guò)隨機(jī)共振模塊后檢測(cè)出原有振動(dòng)信號(hào)的頻率，增強(qiáng)了輸出信號(hào)的信噪比。

4 結(jié)論

針對(duì)旋轉(zhuǎn)機(jī)械設(shè)備在強(qiáng)噪聲環(huán)境下難以檢測(cè)的問(wèn)題，本文設(shè)計(jì)了一種基于FPGA的128通道振動(dòng)信號(hào)采集檢測(cè)系統(tǒng)，通過(guò)采用主/從式FPGA架構(gòu)，極大地發(fā)揮出了FPGA的并行數(shù)據(jù)處理能力。系統(tǒng)采用了嵌套式的乒乓緩存方式，實(shí)現(xiàn)了數(shù)據(jù)的實(shí)時(shí)緩存和傳輸功能；然后，采用了FPGA在定點(diǎn)數(shù)補(bǔ)碼形式下的隨機(jī)共振檢測(cè)，增強(qiáng)了傳感器有效信號(hào)的信噪比，對(duì)大型旋轉(zhuǎn)機(jī)械的機(jī)械損耗和斷軸預(yù)判有著極其重要的作用。本系統(tǒng)已成功應(yīng)用于某旋轉(zhuǎn)機(jī)械的監(jiān)測(cè)項(xiàng)目中，具有一定的實(shí)用價(jià)值。

作者信息:

易志強(qiáng)，韓 賓，鮮 龍，李 維

(西南科技大學(xué) 信息工程學(xué)院，四川 綿陽(yáng)621010)

審核編輯：湯梓紅