晶振的EMC設計要求

本文主要對晶振對輻射發(fā)射的影響進行簡要分析，并總結晶振的EMC設計要求。

Part 1

現象描述

某產品，系統(tǒng)架構采用模塊設計，并采用背板結構，如下圖：

產品中有很多子模塊，模塊和背板之間通過相對應的連接器連接。背板主要起到連接各個子模塊，充當子模塊之間通信的橋梁。

每個模塊都單獨的屏蔽設計, 背板也進行了屏蔽設計? 但是在進行輻射發(fā)射測試時, 發(fā)現輻射發(fā)射測試超標。超標頻點是350MHz, 測試頻譜圖如圖所示：

圖中粗折線為標準限值曲線，用近場探頭進行定位測試,最終確認是其中一模塊與背板之間的接插處輻射泄漏導致, 該頻率點的源頭是模塊內部PCB中的50MHz（其7次諧波為350MHz）晶振。

既然子模塊和背板都有一定的屏蔽設計，那為什么還會有輻射泄露出來呢？下面我們進行詳細分析。

Part 2

原因分析

據了解，該產品由于工作在室外，所以需要進行防水處理，本產品采用橡膠墊圈將子模塊和背板之間的連接處進行密封。

由于防水墊圈是非導電的, 因此存在屏蔽的 “縫隙”，這將很可能成為輻射的漏洞?

拆下子模塊后, 給模塊單獨上電, 用近場探頭對其進行測試, 發(fā)現該模塊與背板的連接器處有350MHz頻點的輻射，這和我們測試的輻射發(fā)射超標點相吻合，因此證明了該輻射頻點來自于和背板相連的連接器處?

上圖為子模塊的PCB布局圖，圖中無阻焊層主要用于焊接屏蔽罩，可以看到，連接器在屏蔽罩內部，晶振位于屏蔽罩外部。

所以晶振外殼不可能直接通過空間輻射影響連接器，因為輻射路徑已經被屏蔽罩隔絕, 唯一輻射的可能是連接器中的信號線, 很有可能耦合到了來自晶振或時鐘信號線的噪聲, 這些信號線相當于成為被噪聲驅動的輻射天線?

從該 PCB 的布局及布線看, 主要存在如下問題：

晶振下表層PCB未做局部地平面敷銅處理。

完整的地平面可以為晶振及相關電路內部產生的共模RF電流提供通路，從而使RF發(fā)射最小。

傳輸到連接器的信號線很多從50MHz晶振底下穿過。

這不僅會破壞晶振下方完整的地平面，而且必然會將50MHz晶振產生的噪聲通過容性耦合的方式耦合到穿過它下面的信號線，從而使得這些信號線帶有共模電壓噪聲，而這些信號線又延伸出了PCB上的屏蔽體，這樣會將噪聲帶出屏蔽體。

這是一種典型的共模輻射模型，其原理如下所示：

晶振的位置離接口太近。

可見，形成輻射的兩個必要條件已經形成了，即驅動源和天線，輻射自然也就產生。

與接口連接的信號線與晶振之間耦合形成了驅動電壓。

與接口相連的信號線或PCB地層成為了被驅動的輻射天線。

Part 3

處理措施

為解決以上的輻射問題， 通過對上面輻射的原因分析，可以采用以下幾種方法：

晶振底下的PCB層做敷銅處理，并且晶振底下不能有其它信號穿過，從而保證晶振底下的地平面完整，并且和其它層的地平面通過過孔連通。

晶振底下保證地平面完整的原因是：

本產品采用多層板技術，擁有完整地平面的信號本身和回流信號方向相反、大小相等，可以很好地相互抵消彼此形成的磁場。

但是，當地平面不完整時，回流路徑中的電流與信號本身的電流不能相互抵消（實際上這種電流不平衡是不可避免的），必然產生一小部分大小相等、 方向相同的共模電流。

尤其是晶振這樣的高噪聲器件。共模電流會形成共模電壓，耦合到參考平面下方的信號線上， 使之成為一個輻射天線，將干擾信號輻射出去。

如上圖所示的是多層板外層上的信號線共模輻射等效模型。

從高頻角度分析，參考平面相當于回流導體，可能有高頻交流電壓。

差模電流IDM在信號線下面的參考平面上會產生一個共模電壓降UCM，UCM激勵與之連接的信號線，從而形成輻射 。

將晶振盡量往板內移， 并保持其它信號線離晶振有300mil以上的距離。

改進原來屏蔽的缺陷，將所有與輻射相關的部分（包括天線和驅動源）進行屏蔽， 即將模塊與背板之間的防水墊圈改成導電的密封圈，實現整機屏蔽的完整性。

取消輻射的天線。不過這個措施在本產品中明顯很難實現，除非改變產品的架構。

通過以上處理，用近場探頭在連接器附近再進行測試， 發(fā)現350MHz頻點的輻射減小10dB以上，從而滿足了相關輻射發(fā)射的標準限值。

Part 4

思考和啟示

經過上面的分析，我們都可以得到下面的結論：

防水與屏蔽要統(tǒng)一，不要為了防水而忽視了屏蔽的完整性。

晶振底下不能布信號線， 特別是與對外接口直接相連的信號。

在晶振和時鐘電路下面的地平面要保持完整性，這樣可以為晶振及相關電路內部產生的共模RF電流提供通路， 從而使RF發(fā)射最小。

晶振不能距離板邊太近、可以考慮1cm以上，晶振的外殼必須接地，否則易導致晶振輻射超標。

除了以上要注意的事項，晶振電路在設計時還要考慮以下幾點：

耦合電容應盡量靠近晶振的電源引腳，按電源流入方向，依容值從大到小順序擺放，晶振位置盡量靠近MCU。

走線應盡量短，線寬大一些，保證至少在8mil以上，以減少噪聲干擾及分布電容對晶振的影響。

晶振的濾波電容與匹配電阻按照信號流向排布，靠近晶振擺放整齊緊湊。

盡可能保證晶振周圍沒有其它元器件，防止器件之間的相互干擾，晶振周圍300mil內禁止布線。

晶振電源要去耦，可以加磁珠和去耦電容，有條件的可以用LDO供電。

晶振輸出串電阻，可以是幾十歐姆，另外加22或者33PF的電容，電容到地路徑要短。

審核編輯：彭菁