0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何判定雜散來(lái)源?

analog_devices ? 來(lái)源:未知 ? 2023-08-21 18:20 ? 次閱讀

直接數(shù)據(jù)頻率合成器(DDS)因能產(chǎn)生頻率捷變且殘留相位噪聲性能卓越而著稱。另外,多數(shù)用戶都很清楚DDS輸出頻譜中存在的雜散噪聲,比如相位截?cái)嚯s散以及與相位-幅度轉(zhuǎn)換過(guò)程相關(guān)的雜散等。此類雜散是實(shí)際DDS設(shè)計(jì)中的 有限相位和幅度分辨率造成的結(jié)果。

其他雜散源與集成DAC相關(guān)——DAC的采樣輸出產(chǎn)生基波和相關(guān)諧波的鏡像頻率。另外,因DAC非理想的開(kāi)關(guān)屬性可能導(dǎo)致低階諧波的功率水平升高。最后一種雜散源是在系統(tǒng)時(shí)鐘頻率的基波與任何內(nèi)部分諧波時(shí)鐘(例如,ADI直接數(shù)字頻率合成器提供的SYNC_CLK)之間產(chǎn)生的混頻產(chǎn)物。

上述雜散噪聲的全部已知來(lái)源都可根據(jù)相對(duì)于DDS/DAC輸出處基波信號(hào)的頻率偏移進(jìn)行預(yù)測(cè)。以下內(nèi)容旨在幫助您確定DDS輸出信號(hào)頻譜中的雜散源。如果通過(guò)改變DDS頻率調(diào)諧字使雜散與DDS/DAC相關(guān),則并不難確定雜散源。這是因?yàn)楦淖冋{(diào)諧字時(shí),上述所有雜散噪聲的頻率偏移均隨基波變化。

如何確定DDS輸出信號(hào)頻譜中的雜散源例如,24 MHz基波有一個(gè)72 MHz的三階諧波。如果DDS系統(tǒng)時(shí)鐘為100 MHz,則三階諧波與系統(tǒng)時(shí)鐘的產(chǎn)物會(huì)折回到至28 MHz,與基波僅偏移4 MHz。如果基波增加10 KHz至24.010 MHz,則新的后疊積將偏移基波3.97MHz,這是可以提前預(yù)測(cè)的。 如果無(wú)論頻率調(diào)諧字如何變化,雜散相對(duì)基波的頻率偏移均保持不變,則DDS/DAC不是雜散源。相反,如果雜散相對(duì)基波的頻率偏移隨DDS調(diào)諧改變而變化,則DDS/DAC很可能是雜散源。通過(guò)確保頻率調(diào)諧字變化包括頻率調(diào)諧字的截?cái)嗖糠趾臀唇財(cái)嗖糠?,可為發(fā)現(xiàn)雜散源帶來(lái)方便。截?cái)嗖糠忠话銥檎{(diào)諧字的14位至19位(MSB)。

當(dāng)DDS頻率調(diào)諧字發(fā)生變化時(shí),相對(duì)基波(載波)的頻率偏移不發(fā)生改變的雜散一般分為兩類:

  • 要么以某種方式耦合至DDS電源
  • 要么是驅(qū)動(dòng)DDS的參考時(shí)鐘源上的一個(gè)元件。

注意,如果DDS的內(nèi)部參考時(shí)鐘乘法器(PLL)被啟用,則DDS輸出同樣存在相對(duì)于基波的固定邊帶雜散,其頻率偏移等于參考時(shí)鐘頻率。

參考時(shí)鐘源雜散

圖1所示為DDS的500 MHz參考時(shí)鐘,由一個(gè)100 KHz音實(shí)現(xiàn)10%的AM調(diào)制。該參考時(shí)鐘源是一款Rohde andSchwartz具有調(diào)制功能的SMA信號(hào)發(fā)生器。圖1中的灰色線為無(wú)調(diào)制條件下的參考時(shí)鐘。

067b4576-400b-11ee-ac96-dac502259ad0.jpg

圖1. DDS的500 MHz參考時(shí)鐘

(由一個(gè)100 kHz音(藍(lán)色線)實(shí)現(xiàn)10%的AM調(diào)制)

圖2中,同一100 KHz音以完全相同的頻率偏移傳輸?shù)紻DS/DAC輸出,不受調(diào)諧字頻率影響。圖2中的頻率調(diào)諧字表現(xiàn)出四個(gè)相互疊加的不同DDS載波。注意,在全部四個(gè)載波改變時(shí),參考時(shí)鐘雜散的頻率偏移保持不變;但該雜散的幅度以20 log(x)為單位發(fā)生變化,其中,x為參考時(shí)鐘頻率與DDS載波頻率之比。

068cfbc2-400b-11ee-ac96-dac502259ad0.jpg

圖2. 四個(gè)DDS輸出載波表現(xiàn)出100 kHz雜散產(chǎn)生的效應(yīng),該雜散對(duì)DDS的參考時(shí)鐘(500 MHz)進(jìn)行AM調(diào)制

開(kāi)關(guān)電源雜散

圖3和圖4展示了DDS電源上的雜散(如開(kāi)關(guān)電源)與DDS輸出之間的關(guān)系。注意,如前所述,在相對(duì)于相同的載波變化時(shí),它們也保持相同的固定頻率偏移。

06a6f5b8-400b-11ee-ac96-dac502259ad0.jpg

圖3. 四個(gè)DDS輸出載波表現(xiàn)出150 kHz雜散產(chǎn)生的效應(yīng),該雜散對(duì)DDS的電源進(jìn)行AM調(diào)制

圖4為DDS電源的實(shí)際時(shí)域,其中,一個(gè)150 kHz調(diào)制音施加于DDS電源之上,以仿真電源開(kāi)關(guān)雜散。

06c0987e-400b-11ee-ac96-dac502259ad0.png

圖4. 150 kHz音(16 mV p-p)通過(guò)一個(gè)函數(shù)發(fā)生器施加于DDS電源之

DDS參考時(shí)鐘或電源(一般為AVDD)上的雜散會(huì)對(duì)DDS輸出產(chǎn)生一定的影響。結(jié)果,當(dāng)載波變化時(shí),以載波為中心的邊帶將保持不變。因此,調(diào)諧字發(fā)生變化時(shí),如果在DAC/DDS輸出中觀察到固定雜散,則應(yīng)檢查參考時(shí)鐘源和DDS電源中是否存在雜散。

06dfe940-400b-11ee-ac96-dac502259ad0.gif ? ?查看往期內(nèi)容↓↓↓


原文標(biāo)題:如何判定雜散來(lái)源?

文章出處:【微信公眾號(hào):亞德諾半導(dǎo)體】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 亞德諾
    +關(guān)注

    關(guān)注

    6

    文章

    4680

    瀏覽量

    15883

原文標(biāo)題:如何判定雜散來(lái)源?

文章出處:【微信號(hào):analog_devices,微信公眾號(hào):analog_devices】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    時(shí)鐘散對(duì)高速DAC性能的影響

    電子發(fā)燒友網(wǎng)站提供《時(shí)鐘散對(duì)高速DAC性能的影響.pdf》資料免費(fèi)下載
    發(fā)表于 10-17 11:10 ?0次下載
    時(shí)鐘<b class='flag-5'>雜</b>散對(duì)高速DAC性能的影響

    如何判定電流互感器的極性

    判定電流互感器的極性是一個(gè)關(guān)鍵步驟,它對(duì)于確保電力系統(tǒng)的正常運(yùn)行和準(zhǔn)確性至關(guān)重要。電流互感器的極性決定了電流和電壓的方向關(guān)系,錯(cuò)誤的極性連接可能導(dǎo)致測(cè)量錯(cuò)誤、保護(hù)裝置誤動(dòng)作等嚴(yán)重后果。以下將詳細(xì)闡述如何判定電流互感器的極性,包括常用的方法、步驟及注意事項(xiàng)。
    的頭像 發(fā)表于 09-09 16:54 ?677次閱讀

    EMC測(cè)試及判定標(biāo)準(zhǔn)

    電子發(fā)燒友網(wǎng)站提供《EMC測(cè)試及判定標(biāo)準(zhǔn).pdf》資料免費(fèi)下載
    發(fā)表于 07-04 14:09 ?33次下載

    STM32編程疑難

    疑難
    的頭像 發(fā)表于 03-28 23:29 ?384次閱讀
    STM32編程疑難<b class='flag-5'>雜</b>癥

    如何利用lighttools實(shí)現(xiàn)散光仿真呢?

    散光:攝像鏡頭形成物體的實(shí)像時(shí), 除了成像光線,還有其他非成像光線在光學(xué)系統(tǒng)像面上擴(kuò)散,這些非成像光線就叫做散光,散光可分為鬼像和光。
    的頭像 發(fā)表于 03-13 09:22 ?2036次閱讀
    如何利用lighttools實(shí)現(xiàn)<b class='flag-5'>雜</b>散光仿真呢?

    光學(xué)設(shè)計(jì)中的散光

    光學(xué)系統(tǒng)中的散光示意圖(來(lái)自網(wǎng)絡(luò)) 光學(xué)設(shè)計(jì)中的散光是從哪來(lái)的?在設(shè)計(jì)中“散光”概念的詮釋和理解對(duì)于不同的光學(xué)設(shè)計(jì)者目前并不一致,導(dǎo)致設(shè)計(jì)者之間的交流受阻,在某種程度上阻礙了
    的頭像 發(fā)表于 02-22 06:34 ?365次閱讀
    光學(xué)設(shè)計(jì)中的<b class='flag-5'>雜</b>散光

    變頻器控制引起的電機(jī)軸電壓

    變頻器控制引起的電機(jī)軸電壓散? 變頻器(簡(jiǎn)稱VFD)是通過(guò)調(diào)整輸入電源頻率和電壓來(lái)控制電機(jī)轉(zhuǎn)速的裝置。它在工業(yè)控制應(yīng)用中得到廣泛應(yīng)用,可以提高能效和精度,并減少能源消耗。然而,變頻器控制引起的電機(jī)
    的頭像 發(fā)表于 02-01 14:08 ?784次閱讀

    了解衍射的來(lái)源和含義

    本文從來(lái)源和含義以及計(jì)算光刻方面講了衍射的來(lái)源。
    的頭像 發(fā)表于 01-19 10:59 ?1087次閱讀
    了解衍射的<b class='flag-5'>來(lái)源</b>和含義

    如何確定DDS輸出信號(hào)頻譜中的散源

    是在系統(tǒng)時(shí)鐘頻率的基波與任何內(nèi)部分諧波時(shí)鐘(例如,ADI直接數(shù)字頻率合成器提供的SYNC_CLK)之間產(chǎn)生的混頻產(chǎn)物。 上述散噪聲的全部已知來(lái)源都可根據(jù)相對(duì)于DDS/DAC輸出處基波信號(hào)的頻率偏移
    發(fā)表于 12-15 07:38

    AD9467采集信號(hào)的散如何消除?

    各位大牛,請(qǐng)教一下。我現(xiàn)在用AD9467-250,采樣時(shí)鐘用AD9517-3出的200MHz,采集70M、0dBm單音信號(hào)。頻譜上出現(xiàn)較多的散。ADC前端電路按照AD9467手冊(cè)推薦的設(shè)計(jì)。ADC
    發(fā)表于 12-08 06:52

    AD9164散問(wèn)題如何解決?

    出現(xiàn)一個(gè)與基帶信號(hào)相關(guān)的散點(diǎn)幅度-50dBm左右,影響了射頻輸出的Sfdr。具體現(xiàn)象: 輸出2.2ghz點(diǎn)頻時(shí),散點(diǎn)在2.6GHz 輸出2.3ghz點(diǎn)頻時(shí),散在2.5ghz 輸出2.4ghz點(diǎn)頻
    發(fā)表于 12-04 07:39

    為什么AD9164工作在5GHz參考頻率時(shí), 輸出頻譜中有1250MHz和2500MHz的散是為什么?

    手冊(cè)中的圖94找到一個(gè)4分頻器,這個(gè)4分頻器在5GHz輸入時(shí)會(huì)產(chǎn)生1.25GHz輸出,這個(gè)分頻器的輸出會(huì)泄露到輸出嗎?請(qǐng)幫忙解釋一下1250MHz的散來(lái)源?另外圖94的4分頻能關(guān)閉嗎? 謝謝!
    發(fā)表于 12-01 12:31

    放大器系統(tǒng)噪聲來(lái)源判定方法

    如此之低,以至于不能測(cè)量毫伏級(jí)的參數(shù)嗎?非也。只要把二個(gè)表筆對(duì)接一起,表頭馬上回零穩(wěn)定。那么剛才跳動(dòng)的數(shù)字是怎么來(lái)的?因?yàn)橛兄車臻g分散的散電磁干擾信號(hào),而萬(wàn)用表的內(nèi)阻比較大,對(duì)來(lái)干擾信號(hào)能非常靈敏
    發(fā)表于 11-22 06:20

    高速TIA如何減小散電容Cstrayne ?

    對(duì)于高速TIA的PCB來(lái)說(shuō),最大的挑戰(zhàn)就是如何減小散電容Cstray了** 。這是為什么呢?假如帶寬很高,增益很高,那么Cf可能需要設(shè)置在如0.5pF,而普通貼片電阻的散電容就有0.1pF。
    的頭像 發(fā)表于 11-01 10:59 ?1012次閱讀
    高速TIA如何減小<b class='flag-5'>雜</b>散電容Cstrayne ?

    下載燒錄后, 如何判定程序是否運(yùn)行?

    下載燒錄后,如何判定程序是否運(yùn)行?
    發(fā)表于 10-31 07:12