晶心科技A25內(nèi)核及AE350外設子系統(tǒng)成功集成到高云半導體的GW5AST-138FPGA 中

2023 年 8 月 29 日，RISC-V 聯(lián)盟成員，業(yè)內(nèi)知名的高性能低功耗 32/64-bit RISC-V 內(nèi)核供應商晶心科技宣布其 A25 內(nèi)核及 AE350 外設子系統(tǒng)成功集成到高云半導體的 GW5AST-138 FPGA 中。這是首次完整的 RISC-V 微處理器集成到 FPGA 中，這種集成方式為開發(fā)者提供 A25 內(nèi)核需要的電源和所有微處理器外設，不占用 FPGA 資源。因此，硬件團隊可以自由進行 FPGA 開發(fā)，同時軟件團隊也可以自由地使用 RISC-V 生態(tài)系統(tǒng)進行軟件開發(fā)。

▲ 高云在其 22nm 工藝 SoC-FPGA 產(chǎn)品 GW5AST-138 上集成晶心科技的 A25 RISC-V 內(nèi)核及完整的 AE350 外設子系統(tǒng)

“晶心科技致力于為用戶提供最前沿的 RISC-V 技術，為用戶提供高效方案的同時方便用戶進行創(chuàng)新設計。A25 內(nèi)核及 AE350 外設子系統(tǒng)成功集成到高云半導體的 GW5AST-138 FPGA 是我們的一個重要里程碑， ”晶心科技北美銷售副總 Vivien Lin 表示，“它代表著我們可以在用戶固化網(wǎng)表投出晶圓之前，給用戶提供一個通用的硬件開發(fā)平臺去進行開發(fā)、調(diào)試、驗證他們的 SoC 系統(tǒng)。對于不需要 SoC 的客戶，可使用完整的 RISC-V 計算機開發(fā)實現(xiàn)他們的最終應用?！?/p>

“在 Arora V 系列中，我們整合了 RISC-V CPU 通常需要的外設，這些硬核功能的集成，使得 RISC-V 相關設計不需占用 FPGA 資源，”高云資深應用研發(fā)總監(jiān) Jim Gao 說，“GW5AST-138 SoC-FPGA 中還包含了一個高速 SerDes，用于通信、視頻聚合及人工智能計算加速等需要非常高的數(shù)據(jù)傳輸速率的應用。同時還包括支持 ECC 糾錯的塊 RAM 模塊、高性能 GPIO 和高精度時鐘等。用戶可以自由使用 138K FPGA 邏輯資源進行設計開發(fā)?！?/p>

關于基于 GW5AST-138 FPGA 的 RISC-V 內(nèi)核

晶心科技 A25 硬核，主頻 400MHz，支持 RISC-V 擴展 DSP/SIMD ISA，單精度和雙精度浮點運算和位操作指令，支持基于 Linux 的 MMU。AE350 基于 AXI/AHB 的平臺具有一級存儲器，中斷控制器，調(diào)試模塊， AXI和AHB 總線矩陣控制器，AXI 到 AHB 橋和多種預先集成到一起的基本 AHB/APB 總線 IP 組件。FPGA 結構中的 DDR3 控制器和 SPI-Flash 控制器在緩存丟失后備份 A25 的 32KByte I-Cache 和 D-Cache。片外 DDR3 提供數(shù)據(jù)存儲器，SPI-Flash 包含 A25 的指令存儲器(在啟動時從 SPI-Flash 復制到 DDR3 和 Cache 中的代碼)。除了硬核功能外，高云 GW5AST-138 FPGA 結構還提供 138K LUT 用于客戶設計。高云 EDA 為 Arora V 提供了一個易于使用的 FPGA 開發(fā)環(huán)境。該 EDA 開發(fā)環(huán)境支持多種基于 RTL 的編程語言、可以實現(xiàn)綜合、布局布線、比特流生成和下載、功耗分析和在線邏輯分析儀等功能。

審核編輯：彭菁