為何要引入去耦電容？在選擇去耦電容的容值時(shí)應(yīng)該考慮哪些因素？

眾所周知，在電路設(shè)計(jì)中，確保芯片的可靠供電是至關(guān)重要的。在芯片的供電管腳處通常會(huì)引入去耦電容。按照經(jīng)驗(yàn)豐富的前輩們多年來(lái)的建議，常常會(huì)推薦選擇0.1uF的電容容量。

然而，在這個(gè)領(lǐng)域還存在著一些需要深入探討的問(wèn)題：

1.為何有必要引入去耦電容？

2.在選擇去耦電容的容值時(shí)應(yīng)該考慮哪些因素？

3.哪種類型的去耦電容更為適用？

為何需要去耦電容？在系統(tǒng)產(chǎn)品設(shè)計(jì)中，芯片作為核心，必須在復(fù)雜的電磁環(huán)境下保持穩(wěn)定可靠的工作。以圖示為例，我們?cè)谛酒墓╇姽苣_和接地管腳之間并聯(lián)一個(gè)去耦電容。通過(guò)充分利用電容的儲(chǔ)能特性，這個(gè)去耦電容能夠在芯片電源短時(shí)波動(dòng)的情況下，提供相對(duì)穩(wěn)定的電壓，從而確保芯片供電的穩(wěn)定性。這里需要注意，有時(shí)我們會(huì)將這個(gè)電容稱之為“儲(chǔ)能電容”，與常見(jiàn)的“去耦電容”相比，儲(chǔ)能電容通常具備更大的容量。

當(dāng)系統(tǒng)受到高頻電磁干擾時(shí)，去耦電容的高頻阻抗特性能夠?qū)⒏蓴_信號(hào)有效旁路，從而減小干擾信號(hào)進(jìn)入芯片的影響，以起到保護(hù)芯片的作用。同樣，在芯片內(nèi)部存在高頻信號(hào)時(shí)，去耦電容同樣能夠抑制芯片向外部發(fā)射干擾信號(hào)的效果。

旁路電容？去耦電容？

在電子領(lǐng)域中，我們常常會(huì)遇到兩個(gè)名詞：旁路電容（bypass capacitor）和去耦電容（decoupling capacitor）。從字面上理解，旁路電容的作用類似于低通濾波，將高頻信號(hào)旁路至地。而去耦電容則意味著消除高頻耦合信號(hào)。

通常，根據(jù)以上理解，我們將模擬芯片（如運(yùn)算放大器、線性穩(wěn)壓器等）的電源引腳上的電容稱為旁路電容，其作用是將外部的高頻信號(hào)進(jìn)行旁路處理。而對(duì)于一些數(shù)字芯片或者那些內(nèi)部可能會(huì)產(chǎn)生高頻信號(hào)的元件，我們則將其電源引腳上的電容稱為去耦電容。

然而，實(shí)際情況中我們并不必過(guò)于拘泥于這些術(shù)語(yǔ)的區(qū)分。以模擬芯片為例，我們也可以稱其電源引腳上的電容為前端系統(tǒng)的去耦電容，因?yàn)樗鼘?shí)際上在去除該模擬芯片供電系統(tǒng)中的高頻耦合信號(hào)方面發(fā)揮作用。

關(guān)于去耦電容的容值如何選擇呢？在前文中，我們已經(jīng)了解了去耦電容的主要作用。那么在選擇去耦電容的容值時(shí)需要考慮哪些因素呢？下圖展示了電容的常見(jiàn)等效模型，包括等效串聯(lián)電阻（ESR）、等效串聯(lián)電感（ESL）以及電容值。

基于這些模型，電容的等效阻抗可以表示為Z = R + jwL - 1 / jwC。為了簡(jiǎn)潔表達(dá)，我們用R代表ESR，L代表ESL?；谶@些，下方是絕對(duì)值部分的阻抗表達(dá)式，從中可以看出在諧振頻率fo處阻抗最小。

由此可以看出，選擇去耦電容的諧振頻率盡量接近想要濾除的高頻干擾信號(hào)的頻率，這樣可以達(dá)到最好的去耦效果。

理論上，隨著頻率的增加，電容的阻抗應(yīng)該呈單調(diào)下降趨勢(shì)。然而，由于等效串聯(lián)電阻（ESR）的存在，阻抗曲線會(huì)變得平坦。當(dāng)頻率不斷升高時(shí)，電容的等效串聯(lián)電感（ESL）導(dǎo)致阻抗開(kāi)始上升。

電容的底部位置和寬度會(huì)隨著其結(jié)構(gòu)、電介質(zhì)以及等效元件值的不同而變化。因此，我們常常會(huì)看到將較大容值的電容與較小容值的電容并聯(lián)使用。較小容值的電容通常具有較低的等效串聯(lián)電感（ESL），因此在較高頻率下，其阻抗與較高容值的電容類似。這種組合可以在更寬的頻率范圍內(nèi)拓展并聯(lián)電容的總體性能。

另外，通過(guò)上述圖示，我們可以看出相同容值的電容將呈現(xiàn)大致相似的阻抗曲線形狀。雖然實(shí)際的曲線圖會(huì)有所不同，但總體形狀相似。最小阻抗取決于ESR，而高頻區(qū)域的阻抗受到ESL的影響（ESL在很大程度上受到封裝樣式的影響）。

接下來(lái)，我們將重點(diǎn)關(guān)注TDK官網(wǎng)提供的0.1uF、1uF和10nF電容的阻抗特征曲線。從這些曲線中可以明顯觀察到，0.1uF電容對(duì)應(yīng)著20MHz的諧振頻率，1uF電容對(duì)應(yīng)著5MHz的諧振頻率，而10nF電容則對(duì)應(yīng)著60MHz的諧振頻率。

TDK電容（0.1uF）特征曲線

TDK電容（1uF）特征曲線

TDK電容（10nF）特征曲線

在實(shí)際的工程應(yīng)用中，明確需要去耦的高頻信號(hào)頻率往往并不容易。然而，我們可以確定一個(gè)廣泛的頻率區(qū)間，然后致力于選擇去耦電容的諧振頻率，使其處于我們欲削弱高頻信號(hào)的范圍之內(nèi)。

對(duì)于絕大多數(shù)從事硬件工程的工程師，如運(yùn)算放大器、LDO、DC-DC、ADC、DAC等模擬器件，無(wú)論是芯片內(nèi)部的高頻信號(hào)還是芯片供電管腳的前端系統(tǒng)潛在的高頻信號(hào)，其頻率通常集中在10MHz至40MHz之間。在這種情況下，選擇具備20MHz諧振頻率的0.1uF電容，作為去耦電容，相對(duì)而言可以實(shí)現(xiàn)更好的去耦效果。

當(dāng)然，上述只是一個(gè)大致的頻率范圍，實(shí)際情況因系統(tǒng)的多樣性和芯片的差異性而千差萬(wàn)別。作為模擬工程師，根據(jù)具體的應(yīng)用場(chǎng)景來(lái)選擇最為合適的去耦電容是至關(guān)重要的。

那么，應(yīng)該選擇哪種類型的去耦電容呢？

首先，電解電容不被推薦用于去耦應(yīng)用，因?yàn)槠渚哂袠O性，無(wú)法承受超過(guò)一伏的反向偏置電壓而不受損害。

多層陶瓷（MLCC）表面貼裝電容以其低電感設(shè)計(jì)在RF旁路方面能夠提供近乎最佳的性能，因此在10 MHz甚至更高頻率的旁路和濾波應(yīng)用中變得越發(fā)常見(jiàn)。而小型陶瓷芯片電容的工作頻率范圍甚至可達(dá)1 GHz。對(duì)于這些以及其他高頻應(yīng)用，我們可以通過(guò)選擇自諧振頻率高于目標(biāo)頻率的電容，來(lái)確保其在實(shí)際應(yīng)用中表現(xiàn)出良好的性能。

薄膜型電容則常常采用繞線結(jié)構(gòu)，從而引入了電感，因此并不適用于電源去耦的應(yīng)用。這類電容在音頻領(lǐng)域更加常見(jiàn)，特別是需要極低電容和電壓系數(shù)的場(chǎng)景。