最大限度地減少SIC FETs EMI和轉(zhuǎn)換損失

這篇博客文章首次由聯(lián)合硅碳化物(United Silicon Carbide)發(fā)表。加入科爾沃家族United SiC是硅碳化物(SiC)動(dòng)力半導(dǎo)體的主要制造廠商,它擴(kuò)大了科沃的電動(dòng)車輛、工業(yè)電力、電路保護(hù)、可再生能源和數(shù)據(jù)中心電力迅速增長的市場(chǎng)。

對(duì)高效率、高功率密度和系統(tǒng)簡單化的需求增加,使得硅碳化物(SiC)FETs因其快速切換速度、低RDS(on)和高電壓評(píng)級(jí)而成為動(dòng)力工程師的有吸引力的選擇。

然而,SIC裝置的快速開關(guān)速度導(dǎo)致越長的鈴聲持續(xù)時(shí)間越長,越快的VDS猛增,導(dǎo)致電離層電位越高。 對(duì)于在高功率應(yīng)用(如EV和可再生能源)領(lǐng)域工作的工程師來說,在試圖提高效率并釋放這一先進(jìn)技術(shù)的全部潛力而不會(huì)不必要地使設(shè)計(jì)復(fù)雜化時(shí),這將是一個(gè)令人關(guān)切的問題。

What is VDS spike and ringing?

VDS沖刺和鈴聲的根源在于寄生蟲的誘惑力。 如果我們看一下SIC MOSFET(圖1)的典型轉(zhuǎn)折波, 門源電壓(VGS)從18V到0V, 排水流(ID)在50A時(shí)關(guān)閉, 公共汽車電壓(VDS)為800V。 由于SIC MOSFETs的快速切換速度, VDS會(huì)高漲和長鈴聲。 高VDS的峰值將降低處理閃電和突然負(fù)載變化等條件下的電壓遇險(xiǎn)的裝置空間。 長時(shí)間的電流將引入更多的 EMI 。 這一現(xiàn)象在目前的高水平上更加明顯。

圖1 周轉(zhuǎn)空轉(zhuǎn)的VDS激增,并用快速SIC裝置按鈴

Conventional Way

抑制EMI的標(biāo)準(zhǔn)解決辦法是使用高門阻力(RG)降低目前的變化率(dI/dt),但這種方法會(huì)迫使效率與EMI之間的權(quán)衡。 事實(shí)上,使用高RG會(huì)大大增加轉(zhuǎn)換損失。

另一種解決辦法是減少電環(huán)偏差引力。 但是,它要求重新設(shè)計(jì)多氯聯(lián)苯的布局和使用較小的、不具有感應(yīng)性的包件。 此外,我們可以將多氯聯(lián)苯的電環(huán)區(qū)最小化的程度有一定的限制,還有安全條例規(guī)定了最小的間隔和清除距離。 此外,通過使用較小的包件,我們犧牲熱性能。

我們還制定了過濾設(shè)計(jì),以幫助我們滿足 EMI 要求,并放寬系統(tǒng)中的權(quán)衡。 除此之外,我們可以使用控制方法來減少 EMI;例如,頻率抖動(dòng)技術(shù)通過分散電力供應(yīng)的噪音頻譜來降低 EMI 。

New Way

一種更加有效和高效的方法是采用簡單的RC 鍵,以緩解設(shè)計(jì)挑戰(zhàn)并釋放SIC裝置的全部功率,這一簡單的解決辦法可以證明能夠有效控制VDS的激增和響鈴時(shí)間,在廣泛的載荷范圍以更高的效率控制,并可以忽略不計(jì)的關(guān)閉延遲。

由于 dv/dt 更快的 dv/dt 和額外的 Cs, 混凝土的流位值也較高,這意味著在交替過渡時(shí),ID和VDS重疊較少。

我們可以看到使用雙脈沖測(cè)試(DPT)研究脈沖效果的證據(jù),這是一種半橋配置,帶有感應(yīng)負(fù)荷,高端和低端都使用同一裝置:VGS、VDS和ID從低端裝置中測(cè)量(圖2)。

目前的變壓器(CT) 測(cè)量設(shè)備與靜脈流。 因此, 測(cè)量的切換損失包括設(shè)備切換損失和靜脈損失。

如果使用一個(gè)脈沖,它就是一個(gè)200pF電容器,與SIC MOSFET的排水管和源頭上一個(gè)10°C的抵抗器連在一起。

圖2:半橋配置(與頂部設(shè)備相同)

圖 3: RC 括號(hào)比較有效控制轉(zhuǎn)折 EMI

首先,讓我們比較轉(zhuǎn)折(圖3 ) 。 對(duì)于圖1中的同一裝置,左波形使用的是 RC 鼻涕和低 RG( 關(guān)閉 ) , 右波形使用的是高 RG( 關(guān)閉 ) , 而不是高 RG( 關(guān)閉 ) 。 這兩種方法都限制了 VDS 峰值峰值峰值電壓的轉(zhuǎn)折; 但是, 脈沖使用33 來浸泡鈴聲, 而高 RG( 關(guān)閉 ) 仍然有超過100 年的響聲時(shí)間。 另外, 左波形的延遲時(shí)間比使用高 RG( 關(guān)閉 ) 的時(shí)間要短。 因此, 左波形對(duì)控制 VDS 關(guān)節(jié)峰值和關(guān)閉時(shí)鐘聲持續(xù)時(shí)間更有效。

圖 4: 駐地協(xié)調(diào)員在開放期間的批評(píng)效果

在開關(guān)一面(圖4),如果我們將波形與RC的和RG(on)的和RG(on)的和無的作比較,我們可以看到,用略微的把峰值反向恢復(fù)從94A升至97A。 除此之外,它對(duì)開關(guān)的波形影響微乎其微。

這表明,在控制 VDS 峰值和鈴聲持續(xù)時(shí)間方面,這比高RG(RG)更有效。 但是,這是否更有效? (圖5)

圖5:變換損失(Eoff、Eon)與Snubber和RG(關(guān)閉)高的RG(關(guān)閉)的比較

At48A,我們發(fā)現(xiàn),高RG(關(guān)閉)的轉(zhuǎn)盤轉(zhuǎn)機(jī)損失是低RG(關(guān)閉)的兩倍多,而不是使用低RG(關(guān)閉)的模糊點(diǎn)的兩倍多。 因此,在轉(zhuǎn)盤中,這個(gè)斜點(diǎn)更有效率,因?yàn)樗试S更快的轉(zhuǎn)機(jī),同時(shí)能更好地控制VDS的峰值和環(huán)

如果我們看看開關(guān)切換損失, 脈沖略微增加Eon平均70微J。 因此, 為了充分估計(jì)整體效率, 我們需要將Eoff和Eon加在一起, 并比較Etal( 圖 6) 。 當(dāng)設(shè)備以全速切換時(shí), 顯然在 18A 以上, 脈沖更有效率。 對(duì)于40A/ 40/kHz 的 40m 設(shè)備切換, 使用高 RG( 關(guān)閉) 和 低 RG( 關(guān)閉) 和 低 RG( 關(guān)閉) 與 低 RG( 關(guān)閉) 之間, 使用高RG( 關(guān)閉) 和 低 RG( 關(guān)閉) 之間的每只切換11W 。

圖6:變換損失(合計(jì))與高RG(關(guān)閉)的變換損失(合計(jì))比較

因此,我們可以得出這樣的結(jié)論:與使用高RG(關(guān)閉)相比,這個(gè)省略比使用高RG(關(guān)閉)更有效和更有效率。

隨著我們進(jìn)入第四代SIC設(shè)備,這個(gè)簡單的設(shè)計(jì)解決方案將繼續(xù)提供更低的總轉(zhuǎn)換損失,同時(shí)優(yōu)化系統(tǒng)電能效率。

我們最近的網(wǎng)絡(luò)研討會(huì) — — 最小化 EMI 和 快速 SIC FET 轉(zhuǎn)換損失 — — 能夠以最高效的方式在聯(lián)合SiC SiC 設(shè)備中釋放出更多簡單的省略器。

審核編輯 黃宇