LVDS電平學習筆記

LVDS電平是根據(jù)ANSI/EIA/TIA-644定義的一種電平標準，其標準定義的相關參數(shù)如下：

圖1 LVDS電平標準

標準參數(shù)的制定一方面取決于器件的制造工藝水平，另一方面取決于該標準面向的應用場景的性能要求。這意味著在不同的參數(shù)里，思考參數(shù)的取值的方法可能大相徑庭。

1. LVDS電平基本原理

圖2 LVDS發(fā)送和接收電路的結構

LVDS的發(fā)送電路一般為圖2所示的全橋結構，當T1和T4導通時，發(fā)送側輸出的電流通過末端100歐姆的匹配電阻形成回路，此時電壓上正下負；當T2和T3導通時，末端電阻的電流流向逆轉，此時電壓下負上正，LVDS即通過此來傳輸高低電平。另外，發(fā)送電路內(nèi)部一般都會有直流偏置來提供共模電壓。
2. 共模電壓

LVDS電平標準對共模電壓做了具體的要求，并且根據(jù)實際的芯片手冊來看，輸入輸出對共模電壓的要求并不一致，那么，共模電壓有什么作用，為什么共模電壓的要求會不一致呢。

圖3 SN65LVDS049 的輸入輸出參數(shù)

圖3截取了SN65LVDS049 的相關參數(shù)，可以看到其輸出共模電壓是1.125V ~ 1.375V，輸入共模電壓為0.05~2.35V，兩者相差較大，原因在于輸出參數(shù)為性能要求決定，通過內(nèi)部偏置電壓，可以滿足參數(shù)的要求，而輸入?yún)?shù)則更多的由器件本身特性決定，它表示該器件可正常工作的一個范圍。至于為什么是這么一個范圍，則需要進一步分析。

LVDS的接收器是一個運放，運放的輸入級如圖4所示。

圖4 運放輸入級的結構

M1和M2組成電流鏡，為M3和M4組成的差分輸入對提供有源負載。使用電流鏡的原因是因為電流源的阻抗非常大，根據(jù)A v =gmR D ,理論上可以提供很大電壓增益，并且電流源也可提供穩(wěn)定的偏置電流，減小溫度的影響。MOS管的跨導gm在飽和區(qū)較大且較為穩(wěn)定，所以在放大電路中，MOS管一般工作在飽和區(qū)。為了滿足這個要求，我們需要對MOS管的工作點進行設置，這也是共模電壓的任務。

為了簡化分析，假設MOS的開啟電壓為0，如若要使MOS管工作在飽和區(qū)，要滿足V gd

Vcm -VDD -Von（sat）

即：

Vcm

顯然，Vcm應大于Vth ，故有：

Vth

可見，輸入共模電壓的取值是比較寬泛的，所以，當輸入電壓的值較大，輸入共模電壓的值自然會升高。而輸出共模電壓的值是內(nèi)部偏置電壓決定的，兩者存在差異是正常的。

3. 終端電阻、偏置電流源以及輸入門限電壓
   終端匹配電阻取值100ohm主要是為了阻抗匹配。從標準上看，偏置電流源的大小也是可以調節(jié)的，擺幅低時傳輸距離短，但是可以達到更高的頻率，反之則傳輸距離可以變長但頻率上限會降低。門限電壓則可由器件工藝控制，是一個硬性指標。