0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

什么是鄰道泄露抑制比(ACLR)?

冬至子 ? 來(lái)源:直放站 ? 作者:研發(fā)君 ? 2023-10-10 11:49 ? 次閱讀

什么是ACLR?

鄰道泄露抑制比是用于衡量下行的發(fā)射性能,是主信道的發(fā)射功率與測(cè)得的相鄰信道的功率之比。ACLR值越低,表示相臨信道的功率的干擾越小,說(shuō)明系統(tǒng)的性能越好。一般用dBc作為單位。

現(xiàn)在有些廠家或運(yùn)營(yíng)商的招標(biāo)規(guī)范喜歡用“輸入互調(diào)抑制”來(lái)定義該指標(biāo),主要是目前直放站系統(tǒng)需要兼容多制式,通過(guò)一個(gè)指標(biāo)去衡量2G、3G、4G5G的ACLR。

另外一個(gè)原因是由于ACLR的指標(biāo)太嚴(yán)格,如果設(shè)備是沒(méi)有DPD或是純模擬的,那么實(shí)現(xiàn)這個(gè)指標(biāo)完全靠末級(jí)的功放了,要滿足這么好的ACLR,一般得使用大功率功放,這樣整機(jī)的功耗和散熱又受影響了。所以提出一個(gè)新指標(biāo),就不用參考3GPP,進(jìn)而降低下標(biāo)準(zhǔn)。

那我們看看什么是輸入互調(diào)?

輸入互調(diào)是指兩個(gè)及兩個(gè)以上載波所導(dǎo)致的帶內(nèi)及帶外互調(diào)干擾信號(hào)和抑制能力。類似下圖所述:

圖片

輸入互調(diào)的指標(biāo)如下:

圖片

為什么需要ACLR?

ACLR、輸入互調(diào)和SEM都是衡量系統(tǒng)的工作頻段內(nèi)的“帶外雜散”。由于調(diào)制過(guò)程中和傳輸過(guò)程中的非線性產(chǎn)生的相鄰有用信道外的有害雜散。這個(gè)不包含雜散發(fā)射,雜散發(fā)射是指工作頻段外的,而ACLR和SEM衡量的帶外雜散都是屬于工作頻段內(nèi)。

由以上定義可以知道,ACLR和SEM類似,衡量設(shè)備共址的情況下,別互相干擾對(duì)方。

但ACLR和SEM還是有區(qū)別的,具體區(qū)別下期可以展開(kāi)聊聊。

怎么設(shè)計(jì)才能滿足ACLR?

這個(gè)指標(biāo)優(yōu)化起來(lái)需要注意以下幾個(gè)方面:

1、末級(jí)功放的線性:主要是末級(jí)和推動(dòng)級(jí)的功放的性能不好,特別是級(jí)聯(lián)后的線性,需要在設(shè)計(jì)前測(cè)試、仿真和計(jì)算。

2、信噪比不足:主要的輸出功率過(guò)小,特別是上行。輸出功率過(guò)小,底噪又很大,導(dǎo)致信噪比不足,這樣滿足不了ACLR。需要提高輸出功率或者降低底噪。

3、雜散泄露:特別是DA產(chǎn)生的雜散,特別是零中頻方案的設(shè)備,會(huì)有一個(gè)直流雜散,需要優(yōu)化到底噪之下。

4、DPD性能:除了小信號(hào)時(shí)功放的性能需要保證10dB以上的預(yù)留外,DPD算法的性能也需要保證,這都需要使用不同的制式信號(hào)去調(diào)測(cè)的。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • SEM
    SEM
    +關(guān)注

    關(guān)注

    0

    文章

    191

    瀏覽量

    14400
  • 零中頻
    +關(guān)注

    關(guān)注

    0

    文章

    64

    瀏覽量

    9075
  • DPD算法
    +關(guān)注

    關(guān)注

    0

    文章

    4

    瀏覽量

    7023
  • ACLR
    +關(guān)注

    關(guān)注

    0

    文章

    11

    瀏覽量

    8081
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    影響電路共模抑制比的因素有哪些?如何去提高電路的共模抑制比?

    影響電路共模抑制比的因素有哪些?如何去提高電路的共模抑制比?
    發(fā)表于 09-09 07:32

    影響電路共模抑制比的因素有哪些?如何去提高電路的共模抑制比?

    此電路用來(lái)檢測(cè)腦電波的信號(hào),性能要求此電路的共模抑制比要達(dá)到不低于80dB,而現(xiàn)在實(shí)測(cè)只能達(dá)到67dB,想知道,影響電路共模抑制比的因素有哪些?如何去提高電路的共模抑制比?
    發(fā)表于 08-20 07:21

    運(yùn)放的共模抑制比和電源抑制比對(duì)輸出精度的影響是什么?

    1、很多人用運(yùn)放選共模抑制比越大越好,考慮到成本,我想計(jì)算一下理論值到底符不符合,比如我采分流器上的電流±74A,Gain=0.0335,共模輸入電壓有5V,電流精度要滿足0.05%,假如運(yùn)放
    發(fā)表于 08-15 07:43

    如何理解運(yùn)放的電源抑制參數(shù)?

    電源抑制PSRR有三個(gè)參數(shù),如OPA333 1、電源抑制比為1uV/V 2、長(zhǎng)期穩(wěn)定性為1uV 3、通道分離,直流為0.1uV/V 特別是3號(hào)參數(shù),怎么理解
    發(fā)表于 08-12 06:37

    LDO電源抑制的測(cè)量方法

    LDO電源抑制(PSRR,Power Supply Rejection Ratio)是衡量線性穩(wěn)壓器(LDO)在電源電壓變化時(shí)對(duì)輸出電壓穩(wěn)定性的影響的一個(gè)重要指標(biāo)。 一、LDO電源抑制
    的頭像 發(fā)表于 07-14 10:14 ?517次閱讀

    信道功率功率的測(cè)量

    此前文章中,講解了頻譜儀的基本操作,包括《測(cè)量與參數(shù)設(shè)置》、《小信號(hào)測(cè)量與光標(biāo)》、《跡線與檢波》,本篇講解頻譜分析儀高階的測(cè)量模式——信道功率與功率的測(cè)量。
    的頭像 發(fā)表于 06-06 14:59 ?330次閱讀
    信道功率<b class='flag-5'>鄰</b><b class='flag-5'>道</b>功率<b class='flag-5'>比</b>的測(cè)量

    消除共模噪聲的秘密武器-共模抑制比

    一、什么是共模抑制比?共模抑制比(CMRR)是衡量放大器對(duì)共模信號(hào)抑制能力的一個(gè)關(guān)鍵指標(biāo),是用來(lái)描述設(shè)備抵御共模信號(hào)影響的能力。共模信號(hào)是指同時(shí)存在于兩個(gè)輸入端并具有相同大小和相位的信號(hào),例如電源
    的頭像 發(fā)表于 06-04 08:10 ?2745次閱讀
    消除共模噪聲的秘密武器-共模<b class='flag-5'>抑制比</b>

    什么是電源抑制(PSRR)?它有哪些作用和應(yīng)用?

    在電子設(shè)備和系統(tǒng)的設(shè)計(jì)中,電源抑制(Power Supply Rejection Ratio,簡(jiǎn)稱PSRR)是一個(gè)至關(guān)重要的參數(shù)。它描述了電子設(shè)備或系統(tǒng)對(duì)來(lái)自電源的噪聲和干擾的抑制能力。本文將詳細(xì)探討電源
    的頭像 發(fā)表于 05-24 14:31 ?3043次閱讀

    共模抑制比和邊模抑制比分別是什么意思?有什么區(qū)別?

    共模抑制比和邊模抑制比分別是什么意思?有什么區(qū)別? 共模抑制比和邊模抑制是電子電路設(shè)計(jì)中兩個(gè)重要的性能指標(biāo)。它們描述了一個(gè)電路在輸入信號(hào)中
    的頭像 發(fā)表于 02-05 14:55 ?1378次閱讀

    同相比例放大器為什么對(duì)共模抑制比要求高?運(yùn)放的共模抑制比如何仿真?

    同相比例放大器為什么對(duì)共模抑制比要求高?運(yùn)放的共模抑制比如何仿真? 同相比例放大器是一種常見(jiàn)的放大電路,用于放大微弱信號(hào)。在應(yīng)用中,通常需要對(duì)放大的信號(hào)進(jìn)行差分測(cè)量,即對(duì)信號(hào)的差值進(jìn)行放大,而抑制
    的頭像 發(fā)表于 01-26 14:42 ?1346次閱讀

    電源抑制怎么提高

    電源抑制怎么提高? 電源抑制是衡量電源噪聲抑制效果的重要指標(biāo)。提高電源抑制
    的頭像 發(fā)表于 12-12 14:33 ?669次閱讀

    怎么測(cè)定AD8227的共模抑制比?

    用到AD8227這款芯片,感覺(jué)共模抑制比有點(diǎn)低,請(qǐng)問(wèn)怎么測(cè)定這個(gè)參數(shù),我試過(guò):將所有電極連在一起,相對(duì)于大地驅(qū)動(dòng)這些電極。同樣,共模抑制的定義是20×log(VOUT/VIN),其中,VIN為共模
    發(fā)表于 11-21 06:24

    求助,關(guān)于儀表運(yùn)放共模抑制比的問(wèn)題

    如圖所示,下面是一個(gè)交流耦合放大電路,在電路的差分輸入端輸入差模(100uV,10Hz)和共模信號(hào)(10V,10Hz),進(jìn)行電路的共模抑制比(CMRR)測(cè)試,測(cè)試發(fā)現(xiàn): 1、差分信號(hào)從INS+
    發(fā)表于 11-17 09:09

    影響共模抑制比的主要因素 如何提高共模抑制比?

    影響共模抑制比的主要因素 如何提高共模抑制比? 共模抑制比是一種衡量信號(hào)處理系統(tǒng)抑制共模干擾的能力的指標(biāo)。它表示當(dāng)輸入信號(hào)被共模干擾所擾動(dòng)時(shí),系統(tǒng)輸出信號(hào)中共模干擾的減弱程度。共模
    的頭像 發(fā)表于 11-08 17:46 ?1964次閱讀

    什么是共模抑制比CMRR?什么是電源抑制PSRR?

    什么是共模抑制比CMRR?什么是電源抑制PSRR? 共模抑制比(common mode rejection ratio,CMRR)和電源抑制
    的頭像 發(fā)表于 10-29 11:45 ?5696次閱讀