0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

LVDS信號的信號傳輸

冬至子 ? 來源:ˉˉ空城依舊∞ ? 作者:ˉˉ空城依舊∞ ? 2023-10-17 17:28 ? 次閱讀

LVDS發(fā)送芯片的輸入信號來自主控芯片,輸入信號包含RGB數(shù)據(jù)信號、時鐘信號和控制信號三大類。

①數(shù)據(jù)信號:為了說明的方便,將RGB信號以及數(shù)據(jù)選通DE和行場同步信號都算作數(shù)據(jù)信號。
在供6bit液晶面板使用的四通道LVDS發(fā)送芯片中,共有十八個RGB信號輸入引腳,分別是R0~R5紅基色數(shù)據(jù)(6bit紅基色數(shù)據(jù),R0為最低有效位,R5為最高有效位)六個,G0~G5綠基色數(shù)據(jù)六個,B0~B5藍(lán)基色數(shù)據(jù)六個;一個顯示數(shù)據(jù)使能信號DE(數(shù)據(jù)有效信號)輸入引腳;一個行同步信號HS輸入引腳;一個場同步信號VS輸入引腳。也就是說,在四通道LVDS發(fā)送芯片中,共有二十一個數(shù)據(jù)信號輸入引腳。

在供8bit液晶面板使用的五通道LVDS發(fā)送芯片中,共有二十四個RGB信號輸入引腳,分別是紅基色數(shù)據(jù)R0~R7(8bit紅基色數(shù)據(jù),R0為最低有效位,R7為最高有效位)八個,綠基色數(shù)據(jù)G0~G7八個,藍(lán)基色數(shù)據(jù)B0~B7八個;一個有效顯示數(shù)據(jù)使能信號DE(數(shù)據(jù)有效信號)輸入引腳;一個行同步信號HS輸入引腳;一個場同步信號VS輸入引腳;一個備用輸入引腳。也就是說,在五通道LVDS發(fā)送芯片中,共有二十八個數(shù)據(jù)信號輸入引腳。

應(yīng)該注意的是,液晶面板的輸入信號中都必須要有DE信號,但有的液晶面板只使用單一的DE信號而不使用行場同步信號。因此,應(yīng)用于不同的液晶面板時,有的LVDS發(fā)送芯片可能只需輸入DE信號,而有的需要同時輸入DE和行場同步信號。

②輸入時鐘信號:即像素時鐘信號,也稱為數(shù)據(jù)移位時鐘(在LVDS發(fā)送芯片中,將輸入的并行RGB數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)時要使用移位寄存器)。像素時鐘信號是傳輸數(shù)據(jù)和對數(shù)據(jù)信號進(jìn)行讀取的基準(zhǔn)。

③待機(jī)控制信號(POWER DOWN):當(dāng)此信號有效時(一般為低電平時),將關(guān)閉LVDS發(fā)送芯片中時鐘PLL鎖相環(huán)電路的供電,停止IC的輸出。

④數(shù)據(jù)取樣點(diǎn)選擇信號:用來選擇使用時鐘脈沖的上升沿還是下降沿讀取所輸入的RGB數(shù)據(jù)。有的LVDS發(fā)送芯片可能并不設(shè)置待機(jī)控制信號和數(shù)據(jù)取樣點(diǎn)選擇信號,但也有的除了上述兩個控制信號還設(shè)置有其他一些控制信號。 LVDS發(fā)送芯片將以并行方式輸入的TTL電平RGB數(shù)據(jù)信號轉(zhuǎn)換成串行的LVDS信號后,直接送往液晶面板側(cè)的LVDS接收芯片。

LVDS發(fā)送芯片的輸出是低擺幅差分對信號,一般包含一個通道的時鐘信號和幾個通道的串行數(shù)據(jù)信號。由于LVDS發(fā)送芯片是以差分信號的形式進(jìn)行輸出,因此,輸出信號為兩條線,一條線輸出正信號,另一條線輸出負(fù)信號。

①時鐘信號輸出:LVDS發(fā)送芯片輸出的時鐘信號頻率與輸入時鐘信號(像素時鐘信號)頻率相同。時鐘信號的輸出常表示為:TXCLK+和TXCLK-,時鐘信號占用LVDS發(fā)送芯片的一個通道。

②LVDS串行數(shù)據(jù)信號輸出:對于四通道LVDS發(fā)送芯片,串行數(shù)據(jù)占用三個通道,其數(shù)據(jù)輸出信號常表示為TXOUT0+、TXOUT0-,TXOUT1+、TXOUT1-,TXOUT2+、TXOUT2-。
對于五通道LVDS發(fā)送芯片,串行數(shù)據(jù)占用四個通道,其數(shù)據(jù)輸出信號常表示為TXOUT0+、TXOUT0-,TXOUT1+、TXOUTI-,TXOUT2+、TXOUT2-,TXOUT3+、TXOUT3-。
對于十通道LVDS發(fā)送芯片,串行數(shù)據(jù)占用八個通道,其數(shù)據(jù)輸出信號常表示為TXOUT0+、TXOUT0-,TXOUT1+、TXOUT1-,TXOUT2+、TXOUT2-,TXOUT3+、TXOUT3-,TXOUT4+、TXOUT4-,TXOUT5+、TXOUT5-,TXOUT6+、TXOUT6-,TXOUT7+、TXOLT7-。

如果只看電路圖,是不能從LVDS發(fā)送芯片的輸出信號TXOUT-、TXOUT0+中看出其內(nèi)部到底包含哪些信號數(shù)據(jù),以及這些數(shù)據(jù)是怎樣排列的(或者說這些數(shù)據(jù)的格式是怎樣的)。事實(shí)上,不同廠家生產(chǎn)的LVDS發(fā)送芯片,其輸出數(shù)據(jù)排列方式可能是不同的。

因此,液晶顯示器驅(qū)動板上的LVDS發(fā)送芯片的輸出數(shù)據(jù)格式必須與液晶面板LVDS接收芯片要求的數(shù)據(jù)格式相同,否則,驅(qū)動板與液晶面板不匹配。這也是更換液晶面板時必須考慮的一個問題。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 鎖相環(huán)
    +關(guān)注

    關(guān)注

    35

    文章

    577

    瀏覽量

    87626
  • RGB
    RGB
    +關(guān)注

    關(guān)注

    4

    文章

    794

    瀏覽量

    58305
  • 時鐘信號
    +關(guān)注

    關(guān)注

    4

    文章

    440

    瀏覽量

    28468
  • LVDS信號
    +關(guān)注

    關(guān)注

    0

    文章

    17

    瀏覽量

    7813
  • lvds芯片
    +關(guān)注

    關(guān)注

    0

    文章

    39

    瀏覽量

    2865
收藏 人收藏

    評論

    相關(guān)推薦

    低抖動高魯棒性的高速差模信號傳輸——LVDS緩沖

    采用LVDS緩沖器來驅(qū)動和接收底板上傳來的信號。它會將信號傳輸路徑再細(xì)分為很短的區(qū)段,以遮蔽阻抗誤配的問題,并減少信號衰減。而且在類似機(jī)器人
    的頭像 發(fā)表于 02-22 08:00 ?3777次閱讀

    LVDS信號傳輸特性阻抗問題

    最近接手一個LVDS信號轉(zhuǎn)接板制作的任務(wù),本人對于設(shè)計高頻layout一點(diǎn)都不懂,完全是小白的概念,查了些資料了解LVDS要設(shè)計特性阻抗,知道了LVDS特性阻抗為100Ω,首先說明一下
    發(fā)表于 12-16 16:55

    LVDS信號是否可以毫無問題地傳輸

    這種做法的矛盾評論,我更愿意知道確切的答案。這只是為了進(jìn)行健全性檢查,因?yàn)槲覍@種設(shè)計并不熟悉。所有銀行(LA,HA,HB)的1.8V電源僅用于單端信號嗎?特別是,我們的LVDS信號(共模電壓1.25V)是否可以毫無問題地
    發(fā)表于 09-20 11:56

    基于低電壓差分信號(LVDS)的高速信號傳輸

    基于低電壓差分信號(LVDS)的高速信號傳輸
    發(fā)表于 12-17 17:21 ?40次下載
    基于低電壓差分<b class='flag-5'>信號</b>(<b class='flag-5'>LVDS</b>)的高速<b class='flag-5'>信號</b><b class='flag-5'>傳輸</b>

    什么是lvds信號

    什么是lvds信號 LVDS:Low Voltage Differential Signaling,低電壓差分信號LVDS
    發(fā)表于 10-16 13:49 ?8386次閱讀

    LVDS信號電平特性

    LVDS信號電平特性 LVDS物理接口使用1.2V偏置電壓作為基準(zhǔn),提供大約400mV擺幅。LVDS驅(qū)動器由一個驅(qū)動差分線對的電流源組成(通常電
    發(fā)表于 10-16 13:50 ?1.7w次閱讀

    LVDS信號的PCB設(shè)計

    LVDS信號的PCB設(shè)計 1 LVDS信號的工作原理和特點(diǎn)    對于高速電路,尤其是高速數(shù)據(jù)總線,常用的器件一般有:ECL、BTL、GTL和GTL+等
    發(fā)表于 10-16 13:57 ?3454次閱讀

    通過低電壓差分信號(LVDS)傳輸高速信號

    摘要:ANSI EIA/TIA-644標(biāo)準(zhǔn)定義的低電壓差分信號(LVDS)非常適合包括時鐘分配、點(diǎn)對點(diǎn)以及多點(diǎn)之間的信號傳輸。本文描述了使用LVDS
    發(fā)表于 04-24 16:05 ?1441次閱讀
    通過低電壓差分<b class='flag-5'>信號</b>(<b class='flag-5'>LVDS</b>)<b class='flag-5'>傳輸</b>高速<b class='flag-5'>信號</b>

    通過低電壓差分信號(LVDS)傳輸高速信號

    摘要:ANSI EIA/TIA-644標(biāo)準(zhǔn)定義的低電壓差分信號(LVDS)非常適合包括時鐘分配、點(diǎn)對點(diǎn)以及多點(diǎn)之間的信號傳輸。本文描述了使用LVDS
    發(fā)表于 05-01 11:14 ?1740次閱讀
    通過低電壓差分<b class='flag-5'>信號</b>(<b class='flag-5'>LVDS</b>)<b class='flag-5'>傳輸</b>高速<b class='flag-5'>信號</b>

    LVDS信號的PCB設(shè)計和仿真分析

    文中以基于FPGA設(shè)計的高速信號下載器為例,從LVDS的PCB設(shè)計,約束設(shè)置和信號完整性仿真等多方面研究LVDS信號的實(shí)現(xiàn)。
    發(fā)表于 04-20 10:37 ?59次下載
    <b class='flag-5'>LVDS</b><b class='flag-5'>信號</b>的PCB設(shè)計和仿真分析

    ADC12QS065里用LVDS格式解決輸出信號傳輸問題

    在輸入信號轉(zhuǎn)換數(shù)字?jǐn)?shù)據(jù)之后,必須傳輸它們到DSP或ASIC/FPGA進(jìn)行處理。流行的全差分輸出信號傳輸是方便的。全差分的輸出信號通過兩條對稱
    發(fā)表于 04-04 17:43 ?2573次閱讀
    ADC12QS065里用<b class='flag-5'>LVDS</b>格式解決輸出<b class='flag-5'>信號</b><b class='flag-5'>傳輸</b>問題

    LVDS傳輸的是什么信號?判斷LVDS信號正常的方法

    LVDS傳輸的是什么信號?判斷LVDS信號正常的方法 一、LVDS
    的頭像 發(fā)表于 10-18 15:38 ?4708次閱讀

    什么是LVDS和RSDS圖象信號?解釋一下LVDS和RSDS這兩種傳輸協(xié)議

    什么是LVDS和RSDS圖象信號?幫忙解釋一下LVDS和RSDS這兩種傳輸協(xié)議吧? LVDS和RSDS都是用于
    的頭像 發(fā)表于 10-18 15:38 ?1818次閱讀

    什么叫做LVDS信號?請問TTL信號LVDS信號有什么區(qū)別?

    什么叫做LVDS信號?請問TTL信號LVDS信號有什么區(qū)別? LVDS
    的頭像 發(fā)表于 10-18 15:38 ?2279次閱讀

    LVDS中的時鐘脈沖信號是干什么的?

    LVDS中的時鐘脈沖信號是干什么的? LVDS(Low Voltage Differential Signaling)中的時鐘脈沖信號(Clock)是用于同步數(shù)據(jù)
    的頭像 發(fā)表于 10-18 15:38 ?1183次閱讀