易靈思Ti180報(bào)錯(cuò)分析cannot connect to more than 4 different clocks per region on left and right
報(bào)錯(cuò)：cannot connect to more than 4 different clocks per region on left and right
今天在Ti180分配LVDS的時(shí)候出現(xiàn)了這個(gè)錯(cuò)誤。原因是在pinout文件中對(duì)應(yīng)的Clock Region中，不能超過(guò)4個(gè)時(shí)鐘去驅(qū)動(dòng)。
也就是GPIOR_PN_42,41,40三組差分對(duì)，不能由兩組LVDS來(lái)驅(qū)動(dòng)，因?yàn)槊拷MLVDS時(shí)鐘有l(wèi)vds_fast_clk和lvds_slow_clk兩個(gè)，兩組就會(huì)有4個(gè)時(shí)鐘在Region clock R13區(qū)域。
| Emulated MIPI RX Function | LVDS and MIPI Pairs | Clock Region |
| RX_DATA_P1_I6 | GPIOR_PN_42 | R13 |
| RX_DATA_N1_I6 | GPIOR_PN_42 | R13 |
| RX_DATA_N0_I6 | GPIOR_PN_41 | R13 |
| RX_DATA_P0_I6 | GPIOR_PN_41 | R13 |
| RX_DATA_N7_I7 | GPIOR_PN_40 | R13 |
| RX_DATA_P7_I7 | GPIOR_PN_40 | R13 |
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
時(shí)鐘
+關(guān)注
關(guān)注
10文章
1700瀏覽量
131182 -
lvds
+關(guān)注
關(guān)注
2文章
1028瀏覽量
65554 -
易靈思
+關(guān)注
關(guān)注
5文章
43瀏覽量
4828
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
TLV320AIC3101左右聲道LEFT-ADC與RIGHT-ADC采集相互之間會(huì)串音，為什么？
問(wèn)題：使用TLV320AIC3101芯片，左右聲道分開(kāi)，軟件配置完全按照左聲道LEFT-ADC只接入MIC1LP/M，右聲道RIGHT-ADC只接入MIC1RP/M，MIC2L/R電路上沒(méi)有任何
發(fā)表于 10-11 07:18
INA180仿真測(cè)試失敗的原因？怎么解決？
我在官網(wǎng)下載了INA180的仿真模型和工程文件，在Pspice for ti里面仿真一直報(bào)錯(cuò)，我無(wú)法解決這個(gè)問(wèn)題
發(fā)表于 08-02 06:51
INA180A3IDBVR器件內(nèi)的4個(gè)電阻的阻值是多大的？
你好，INA180A3IDBVR 這顆器件內(nèi)的4個(gè)電阻的阻值是多大的，規(guī)格書(shū)里面未找到，
如果沒(méi)有的這顆器件值的話，TI器件有沒(méi)有里面4顆電阻都為100K的物料推薦，價(jià)格與INA
發(fā)表于 07-29 06:53
易靈思的時(shí)鐘網(wǎng)絡(luò)問(wèn)題
的CLKMUX_L;右側(cè)的PLL(包括PLL_TR0,PLL_TR1和PLLBR0)上右側(cè)的CLKMUX_R。
當(dāng)兩側(cè)要上全局時(shí)鐘網(wǎng)絡(luò)的時(shí)鐘超過(guò)8個(gè)時(shí)就會(huì)報(bào)錯(cuò)。
I2S Master bits_per_sample != bits_per_chan情況下工作不正常是怎么回事？
32位寬（datasheet要求SCK頻率為WS的64倍）。
現(xiàn)象：
使用邏輯分析儀抓包發(fā)現(xiàn)每個(gè)channel的sck數(shù)量始終等于代碼中定義的采樣深度(bits_per_sample)，與通道深度無(wú)關(guān)
發(fā)表于 06-19 06:14
ESP32從機(jī)設(shè)置bits_per_sample為32的情況下，從機(jī)無(wú)法向主機(jī)發(fā)送數(shù)據(jù)的的原因？
,.bits_per_sample = 32,.channel_format = I2S_CHANNEL_FMT_RIGHT_LEFT,//2-channels.communication_format
發(fā)表于 06-17 06:51
esp32連接nrf-connect報(bào)錯(cuò)Error 133(0x85): GATT ERROR的原因？
nrf-connect連不上，報(bào)錯(cuò) Error 133(0x85): GATT ERROR
需要經(jīng)常connect好多次才能成功連上
發(fā)表于 06-13 06:46
使用cypress ezpd_dockupdatefw.exe燒錄FW(.BIN)時(shí)， 提示“Length of FWCT is more than maximum value” 燒錄fail，為什么？
使用 cypress ezpd_dockupdatefw.exe 燒錄FW(.BIN)時(shí)， 提示“Length of FWCT is more than maximum value” 燒錄fail, 這個(gè)FWCT 是什么，怎么修改？
發(fā)表于 06-03 07:58
易靈思RAM使用--Update5
易靈思RAM在使用時(shí)可以會(huì)遇到一些問(wèn)題，這里把常用的問(wèn)題總結(jié)下。 1、ram初始化文件路徑是工程路徑 在對(duì)ram進(jìn)行初始化時(shí)需要指定文件路徑，這里要注意'/'的方向。 （1）如果文件放在工程目錄
國(guó)產(chǎn)FPGA應(yīng)用專(zhuān)題--易靈思Efinity軟件使用心得
做為FPGA的集成開(kāi)發(fā)環(huán)境，不同的廠家其實(shí)大同小異。很多國(guó)產(chǎn)廠家，如安路，高云，會(huì)在軟件上貼近Xilinx和Intel，以節(jié)省客戶(hù)的軟件使用成本。而國(guó)產(chǎn)廠商的易靈思的集成開(kāi)發(fā)環(huán)境Efinity似乎
易靈思RAM使用--Update4
易靈思RAM在使用時(shí)可以會(huì)遇到一些問(wèn)題，這里把常用的問(wèn)題總結(jié)下。 1、ram初始化文件路徑是工程路徑 在對(duì)ram進(jìn)行初始化時(shí)需要指定文件路徑，這里要注意'/'的方向。 （1）如果文件放在工程目錄
易靈思Jtag_bridge_loader生成-v2
Efinity版本：2023.1及以前版本。 易靈思器通過(guò)jtag bridge燒寫(xiě)flash時(shí)需要自己生成一個(gè)jtage birdge文件。jtage bridge 工程的目的是為了打通JTAG
FSW43頻譜分析儀維修報(bào)錯(cuò)UNCAL/IF OVLD案例
近日某院校送修一臺(tái)羅德與施瓦茨頻譜分析儀FSW43，客戶(hù)反饋上報(bào)錯(cuò)UNCAL/IF OVLD，對(duì)儀器進(jìn)行初步檢測(cè)，確定與客戶(hù)描述故障一致。本期將為大家分享本維修案例。 下面就是羅德與施瓦茨
易靈思RAM使用--Update3
易靈思RAM在使用時(shí)可以會(huì)遇到一些問(wèn)題，這里把常用的問(wèn)題總結(jié)下。 1、ram初始化文件路徑是工程路徑 在對(duì)ram進(jìn)行初始化時(shí)需要指定文件路徑，這里要注意'/'的方向。 （1）如果文件放在工程目錄
工商網(wǎng)監(jiān)
評(píng)論