0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電容搞搞”振“,PDN有幫襯

edadoc ? 來源:edadoc ? 作者:edadoc ? 2023-12-14 14:57 ? 次閱讀

高速先生成員--姜杰

電容,不能只聊電容,還要聊電阻和電感。看似很簡單,其實(shí),一點(diǎn)都不難。

因?yàn)槿ヱ铍娙莸哪P突径伎梢杂孟旅嫒N元素的簡單組合來表示。

wKgaomVlkoWAJGctAAAR0EzS3lc835.jpg

理想電容C的阻抗是隨頻率的增加而逐漸減小的一條斜線,實(shí)際上由于電容中等效寄生電阻(ESR)和等效寄生電感(ESL)的攪局,問題開始變得復(fù)雜。不同的電容自諧振頻點(diǎn)不同,諧振點(diǎn)阻抗各異,濾波頻段也有區(qū)別……

看似很復(fù)雜,其實(shí),很簡單。

電容搞搞“振”,第一“振”來自同一電容ESRESLC的串聯(lián)諧振(也叫做自諧振)。

wKgaomVlkoeARcn2AAAkAhg0Ys8567.jpg

先來看看電容模型的各參數(shù)是如何影響阻抗曲線的。對(duì)于電容容值C,不難發(fā)現(xiàn),相同ESR和ESL的情況下,隨著容值的增加,自諧振頻點(diǎn)向低頻移動(dòng),同時(shí),濾波頻段也會(huì)加寬。

wKgZomVlkoeAU77OAACLNb6OBLU989.jpg

接下來再看哈ESL的影響。在保持其它參數(shù)不變的情況下,隨著ESL的增加,自諧振頻點(diǎn)向低頻移動(dòng),同時(shí),濾波頻段也會(huì)隨著變小。

wKgZomVlkoiARpFgAAHOqgiWjtU943.jpg

需要注意的是,ESR的情況會(huì)復(fù)雜一些,因?yàn)樗且粋€(gè)頻變的參數(shù)。

wKgaomVlkoiAX0wiAAEfvctz9vg153.jpg

ESR隨頻率變化的趨勢與該電容的阻抗變化一致。

wKgZomVlkomAUwWCAABggMDBjTE683.jpg

不過,為了簡化問題,我們這里先把ESR作為一個(gè)常數(shù),它的變化對(duì)阻抗曲線的影響如下圖。

wKgaomVlkoqAZsxfAAIIPCiXY68371.jpg

對(duì)比上面幾個(gè)圖,我們會(huì)發(fā)現(xiàn)一個(gè)有趣的現(xiàn)象,那就是電容自諧振頻點(diǎn)的ESR基本決定了阻抗的最小值。

wKgZomVlkoqAEIalAABnNBH9rqw497.jpg

以上只是單一容值電容的阻抗曲線。了解PDN阻抗曲線的童鞋會(huì)發(fā)現(xiàn)常見情況并非如此,而是像人生一樣總是起起伏伏。

wKgaomVlkoqAC3a0AAFkf_yZZI8040.jpg

其實(shí),這是容值不同的電容并聯(lián)諧振的結(jié)果,也是本文要說的第二“振”。

wKgZomVlkouACLpOAAC6roBjavs798.jpg

分析起來也很簡單,當(dāng)一個(gè)電容的感性區(qū)遇上另一個(gè)電容的容性區(qū),諧振峰就出現(xiàn)了。

wKgaomVlkouAYPNuAAA3cy6YR80642.jpg

綜合考慮VRM和芯片內(nèi)去耦,如果說第一“振”決定了阻抗曲線的波谷,第二“振”通常確定了阻抗曲線的波峰。

電容種類這么多,原理圖設(shè)計(jì)或者備料出錯(cuò)的機(jī)會(huì)大大增加,作為一名設(shè)計(jì)攻城獅,希望板子簡單點(diǎn),精簡一些電容,這個(gè)要求并不過分吧?

說干就干,在前文三種電容并聯(lián)的基礎(chǔ)上,去掉100nF的電容,看看會(huì)怎樣。

wKgaomVlkoyAVWDyAACzTmq1_Qs272.jpg

這么看,除了在100nF的去耦頻段出現(xiàn)一個(gè)諧振峰,好像也沒什么問題,畢竟,這個(gè)峰值也沒那么高。我們繼續(xù)把VRM和芯片內(nèi)去耦模型加上,看全鏈路的情況。

wKgZomVlko2APqb3AAIcDiqNHtM816.jpg

See?高速先生一直強(qiáng)調(diào)的調(diào)整電容要合理真不是嚇唬你。

當(dāng)然,這個(gè)例子只是為了凸顯電容影響而挑選的極端情況。

電容不是老虎屁股,一點(diǎn)摸不得,具體種類和數(shù)量可以通過仿真進(jìn)行優(yōu)化,是增是減,It depends!

對(duì)于電容相關(guān)的電感參數(shù),除了電容自身的ESL,還需要關(guān)注什么?

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電容
    +關(guān)注

    關(guān)注

    99

    文章

    5931

    瀏覽量

    149535
  • PDN
    PDN
    +關(guān)注

    關(guān)注

    0

    文章

    77

    瀏覽量

    22661
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    搞定電源完整性,不如先研究PDN!

    并可能攜帶高頻噪聲,因此,它們可能成為電磁輻射的 主要源頭 ,導(dǎo)致無法通過電磁兼容的測試認(rèn)證。然而,如果我們能夠精巧地設(shè)計(jì)PDN互連,那么就可以 大大減少潛在的EMI問題 ,為順利通過EMC測試認(rèn)證
    發(fā)表于 06-12 15:21

    電容、電阻什么關(guān)系

    `晶很多參數(shù),其中包括電容和電阻。這些參數(shù)究竟是什么,對(duì)晶來說又有什么作用?晶的負(fù)載電容
    發(fā)表于 06-30 14:32

    PDN 電源分配網(wǎng)絡(luò)設(shè)計(jì)步驟 PDN layout步驟

    1.首先參考芯片的參考設(shè)計(jì),設(shè)計(jì)原理圖,一般copy就可以;針對(duì)特殊情況,可以優(yōu)化設(shè)計(jì),優(yōu)化去耦電容;2.設(shè)計(jì)疊成結(jié)構(gòu),GND與電源層越近越好,建議參考demo;3.放置去耦電容;4.連接去耦電容;5.布線關(guān)鍵電源網(wǎng)絡(luò)及GND;
    發(fā)表于 06-22 20:11

    PDN設(shè)計(jì)的目的

    值,合適的總電容量,降低電源平面與地平面之間的交流阻抗,確定容值總量和電容大小的過程,就是PDN設(shè)計(jì)過程。為什么需...
    發(fā)表于 11-11 06:31

    電容搞搞“,PDN幫襯

    搞搞”,第一“”來自同一電容ESR\\\\ESL\\\\C的串聯(lián)諧振(也叫做自諧振)。 先來看看電容模型的各參數(shù)是如何影響阻抗曲線的
    發(fā)表于 11-21 09:38

    電容搞搞“,PDN幫襯

    搞搞”,第一“”來自同一電容ESR\\\\ESL\\\\C的串聯(lián)諧振(也叫做自諧振)。 先來看看電容模型的各參數(shù)是如何影響阻抗曲線的
    發(fā)表于 11-28 15:12

    單片機(jī)晶不起哪些原因如何解決這個(gè)問題

    單片機(jī)晶不起原因哪些?如何排除?遇到單片機(jī)晶不起是常見現(xiàn)象,那么引起晶不起
    的頭像 發(fā)表于 12-31 08:23 ?8436次閱讀
    單片機(jī)晶<b class='flag-5'>振</b>不起<b class='flag-5'>振</b><b class='flag-5'>有</b>哪些原因如何解決這個(gè)問題

    單片機(jī)晶的負(fù)載電容什么作用

    一般單片機(jī)的晶工作于并聯(lián)諧振狀態(tài),也可以理解為諧振電容的一部分。它是根據(jù)晶廠家提供的晶要求負(fù)載電容選值的,換句話說,晶
    發(fā)表于 01-25 16:37 ?6381次閱讀
    單片機(jī)晶<b class='flag-5'>振</b>的負(fù)載<b class='flag-5'>電容</b><b class='flag-5'>有</b>什么作用

    PDN設(shè)計(jì)

    是30mV,DCDC是50mV,超過這個(gè)就需要PDN設(shè)計(jì)。PDN設(shè)計(jì)的方法是用不同的容值,合適的總電容量,降低電源平面與地平面之間的交流阻抗,確定容值總量和電容大小的過程,就是
    發(fā)表于 11-06 15:21 ?14次下載
    <b class='flag-5'>PDN</b>設(shè)計(jì)

    PDN 電源分配網(wǎng)絡(luò)設(shè)計(jì)步驟 PDN layout步驟

    1.首先參考芯片的參考設(shè)計(jì),設(shè)計(jì)原理圖,一般copy就可以;針對(duì)特殊情況,可以優(yōu)化設(shè)計(jì),優(yōu)化去耦電容;2.設(shè)計(jì)疊成結(jié)構(gòu),GND與電源層越近越好,建議參考demo;3.放置去耦電容;4.連接去耦電容;5.布線關(guān)鍵電源網(wǎng)絡(luò)及GND;
    發(fā)表于 01-11 11:14 ?10次下載
    <b class='flag-5'>PDN</b> 電源分配網(wǎng)絡(luò)設(shè)計(jì)步驟 <b class='flag-5'>PDN</b> layout步驟

    無源晶(Crystal)的負(fù)載電容

    分為有源晶(Oscillator)和無源晶(Crystal),無源晶一個(gè)參數(shù)叫做負(fù)載電容
    發(fā)表于 01-12 11:35 ?29次下載
    無源晶<b class='flag-5'>振</b>(Crystal)的負(fù)載<b class='flag-5'>電容</b>

    啟動(dòng)電容對(duì)晶輸出頻率哪些影響呢?

    啟動(dòng)電容越大,晶的頻率越偏負(fù)向;反之,啟動(dòng)電容越小,晶的輸出頻率越偏正向。
    的頭像 發(fā)表于 09-15 17:33 ?1231次閱讀
    啟動(dòng)<b class='flag-5'>電容</b>對(duì)晶<b class='flag-5'>振</b>輸出頻率<b class='flag-5'>有</b>哪些影響呢?

    引起單片機(jī)晶不起的原因哪些呢?

    遇到單片機(jī)晶不起是常見現(xiàn)象,那么引起晶不起的原因哪些呢? (1) PCB板布線錯(cuò)誤; (2) 單片機(jī)質(zhì)量
    發(fā)表于 10-13 11:45 ?1528次閱讀

    為什么在晶電路中要使用起電容?

    詳細(xì)介紹起電容在晶電路中的作用和原理。 首先,起電容能夠影響晶電路的頻率。在晶
    的頭像 發(fā)表于 11-17 11:27 ?1056次閱讀

    PDN 元件對(duì)阻抗的影響

    有很多,不單單是數(shù)字處理器中用于穩(wěn)定功率輸出的電容器。在工作頻率達(dá)到GHz級(jí)別的先進(jìn)系統(tǒng)中,PDN阻抗不僅受到電容器的影響,還有很多因素會(huì)決定PDN阻抗,即便在非
    的頭像 發(fā)表于 07-13 08:13 ?419次閱讀
    <b class='flag-5'>PDN</b> 元件對(duì)阻抗的影響