開關(guān)電容高速比較器電路分析

電路分析

《A 14 Bit 1 GSs RF Sampling Pipelined ADC With Background Calibration》所述的開關(guān)電容比較器結(jié)構(gòu)關(guān)注幾個(gè)點(diǎn)：

1.Flash通路的上極板采樣開關(guān)為 Latch放開輸出復(fù)位，Latch立即進(jìn)行正反饋放大，加快了比較器的速度，給MDAC建立留更多時(shí)間。

2.輸入到Latch的輸入有兩級(jí)衰減，即開關(guān)電容處有的衰減和pre-amp的增益小于1，前者利用開關(guān)電容電路實(shí)現(xiàn)電壓相減功能而無法避免，后者目的減小返回到輸入端的kick-back噪聲。衰減特性使得Latch級(jí)的noise和offset被放大。

3.Latch級(jí)Cc電容存在有兩個(gè)好處：輸入AC耦合，再生相位輸入管gm=gmn+gmp，增加帶寬，減小延時(shí)時(shí)間；復(fù)位相位，避免由于復(fù)位開關(guān)關(guān)斷引入的時(shí)鐘饋通通過NMOS寄生電容耦合而使輸入電壓幅度下降過多，使NMOS偏離正確工作狀態(tài)。

仿真分析

仿真顯示比較器輸入越小，延時(shí)越大。此外看到，輸入比較大時(shí)，復(fù)位相位Latch的輸出不會(huì)相等。

小輸入情況下，仿真延時(shí)接近 2tD ；大輸入情況下，仿真延時(shí)呈現(xiàn)線性特性意味著Latch級(jí)進(jìn)入了大信號(hào)工作區(qū)間。