晶體管的分類(lèi)介紹

引言

隨著中美貿(mào)易戰(zhàn)、中美科技戰(zhàn)打響以來(lái)，集成電路成了一個(gè)熱門(mén)話題。我國(guó)也在加強(qiáng)集成電路的發(fā)展[1]，那么一個(gè)小小的芯片上到底隱藏著什么奧秘，中國(guó)為什么會(huì)因此而受到國(guó)外的限制呢?

所謂的集成電路就是將我們所熟識(shí)的普通電路通過(guò)一種平面工藝的方式集成到一塊芯片上，這種方法不僅簡(jiǎn)化了制作流程，而且大大縮小了電路面積，真正做到了輕量化、小型化。而芯片上的電路主要是由晶體管、金屬導(dǎo)線、電阻、電感和電容組成的，其中起關(guān)鍵作用的就是晶體管，下面主要向大家介紹一下晶體管。

晶體管

晶體管被譽(yù)為“20世紀(jì)最偉大的發(fā)明”，它的出現(xiàn)為集成電路、微處理器以及計(jì)算機(jī)內(nèi)存的產(chǎn)生奠定了基礎(chǔ)。1947年12月23日，第一個(gè)基于鍺半導(dǎo)體的具有放大功能的點(diǎn)接觸式晶體管面世，標(biāo)志著現(xiàn)代半導(dǎo)體產(chǎn)業(yè)的誕生和信息時(shí)代正式開(kāi)啟。它的發(fā)明人肖克利、巴丁和布拉頓也因此獲得了諾貝爾物理學(xué)獎(jiǎng)[2]。

20世紀(jì)五六十年代，肖克利在推動(dòng)晶體管商業(yè)化的同時(shí)，造就了如今加州電子工業(yè)密布的硅谷地區(qū)。現(xiàn)如今，從播放音樂(lè)、合成語(yǔ)音、存儲(chǔ)數(shù)據(jù)、數(shù)碼攝影、GPS定位到傳輸和處理互聯(lián)網(wǎng)上的海量數(shù)據(jù)，我們的日常生活中芯片已經(jīng)成為不可或缺的產(chǎn)品[3]。

晶體管與半導(dǎo)體

大家一定好奇我們身邊無(wú)處不在的晶體管是如何工作的呢?晶體管是由諸如硅和鍺之類(lèi)的半導(dǎo)體組成。所謂的半導(dǎo)體就是導(dǎo)電率介于導(dǎo)體與半導(dǎo)體之間的材料。硅作為目前主流的半導(dǎo)體材料，其原子最外層有四個(gè)電子，在沒(méi)有任何摻雜的情況下，是不具備導(dǎo)電能力的。然而當(dāng)硅中摻雜磷后，被稱(chēng)為N型半導(dǎo)體，由于磷原子最外層有5個(gè)電子，當(dāng)一個(gè)磷原子替換了硅原子會(huì)多出一個(gè)自由電子，因此N型硅中的多數(shù)載流子是電子;當(dāng)硅中摻雜硼后，被稱(chēng)為P型半導(dǎo)體，由于硼原子最外層有3個(gè)電子，當(dāng)一個(gè)硼原子替換了硅原子會(huì)提供一個(gè)電子空位，也就是常說(shuō)的空穴，是帶正電的，因此P型硅中的多數(shù)載流子是空穴?？昭ê碗娮邮莾煞N相對(duì)的載流子，當(dāng)其中一種數(shù)量較多時(shí)，另一種就會(huì)相應(yīng)的減少。

圖2 n型半導(dǎo)體和p型半導(dǎo)體原子結(jié)構(gòu)示意圖

晶體管的分類(lèi)

晶體管，目前主流的還是基于硅襯底制作的。根據(jù)工作原理不同分類(lèi)，分為二極管、雙極晶體管和單極晶體管三種類(lèi)型。

圖3 晶體管分類(lèi)

二極管

二極管是一個(gè)P型硅和一個(gè)N型硅形成的PN結(jié)，如下圖所示。當(dāng)P型硅和N型硅接觸后，P區(qū)中的空穴濃度大于N區(qū)，N區(qū)中的電子濃度大于P區(qū)，所以P區(qū)中的空穴在濃度梯度的驅(qū)使下向N區(qū)流動(dòng)，同樣的，N區(qū)中的電子也向P區(qū)流動(dòng)，這樣就造成了PN界面處，靠近P區(qū)區(qū)域由于空穴的流走而形成了帶負(fù)電的B-離子，靠近N區(qū)區(qū)域由于電子的流走而形成了帶正電的P+離子，這個(gè)區(qū)域被稱(chēng)作耗盡區(qū)。耗盡區(qū)由于只剩下固定電荷，會(huì)形成由N區(qū)指向P區(qū)的內(nèi)建電場(chǎng)，在這個(gè)內(nèi)建電場(chǎng)的作用下，空穴會(huì)從N區(qū)流向P區(qū)，電子會(huì)從P區(qū)流向N區(qū)，當(dāng)電場(chǎng)作用和擴(kuò)散作用達(dá)到了一個(gè)動(dòng)態(tài)平衡，這就形成了一個(gè)PN結(jié)。PN結(jié)的正向?qū)щ娦砸舱蛉绱?，?dāng)P加正電壓，N區(qū)加負(fù)電壓時(shí)，內(nèi)建電場(chǎng)在外加電壓的作用下減小了，從而多子的擴(kuò)散的運(yùn)動(dòng)增強(qiáng)了，就會(huì)有P區(qū)到N區(qū)的電流的形成;當(dāng)加上相反的電壓，內(nèi)建電場(chǎng)增強(qiáng)了，而P區(qū)不能夠提供足夠的電子，N區(qū)也不能夠提供足夠的空穴，所以不能夠形成足夠大的N區(qū)到P區(qū)的電流。

(a) (b)

圖4 (a)二極管結(jié)構(gòu)示意圖(b)二極管實(shí)物圖

雙極晶體管(Bipolar Junction Transistor, BJT)

雙是指Bi(2個(gè))、極是指Polar(極性)，按照其結(jié)構(gòu)分類(lèi)可分成NPN型和PNP型。雙極晶體管，即流經(jīng)構(gòu)成晶體管的半導(dǎo)體的電流由空穴(正極性)和電子(負(fù)極性)產(chǎn)生，它主要用于信號(hào)的放大[4]。它是由兩個(gè)相反的PN結(jié)構(gòu)成的，下圖是基本結(jié)構(gòu)示意圖，共有三個(gè)電極，分別是左邊的發(fā)射極(E)、中間的基極(B)、右邊的集電極(C)。當(dāng)BJT開(kāi)啟時(shí)，發(fā)射結(jié)需要正偏，集電結(jié)需要反偏，即發(fā)射極(E)接正電壓，基極(B)接負(fù)電壓，集電極接更負(fù)的電壓，此時(shí)發(fā)射極會(huì)向基極注入空穴，基區(qū)空穴中的一小部分會(huì)與基區(qū)的電子復(fù)合掉，基極會(huì)有一個(gè)很小的復(fù)合電流，另一大部分的空穴會(huì)因集電極的反偏而被反偏電場(chǎng)掃入集電區(qū)后從集電極流走了。當(dāng)基區(qū)的寬度足夠小時(shí)，集電極電流會(huì)遠(yuǎn)遠(yuǎn)大于基極電流，因此可以看成將基極電流放大了。

(a) (b)

圖5 (a)BJT結(jié)構(gòu)示意圖(b)BJT實(shí)物圖

金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)

FET是Field Effect Transistor的簡(jiǎn)稱(chēng)，翻譯成中文就是場(chǎng)效應(yīng)晶體管。有接合型FET、MOS型FET以及GaAs型FET，其中最為應(yīng)用最廣泛的是MOSFET。MOSFET是Metal Oxide Semiconductor FET的簡(jiǎn)稱(chēng)，因其構(gòu)造分別是金屬 (Metal)、氧化物 (Oxide)、半導(dǎo)體 (Semiconductor)，故稱(chēng)MOS。是目前大規(guī)模集成電路的基本單元，該結(jié)構(gòu)由于它非常好的集成性而被廣泛應(yīng)用。下圖展示了N型的MOSFET的基本結(jié)構(gòu)示意圖[5]。首先在一個(gè)P型硅上注入了兩個(gè)N型區(qū)作為源區(qū)(Source)和漏區(qū)(Drain)，在源區(qū)和漏區(qū)之間的P型區(qū)被稱(chēng)為溝道區(qū)，溝道上方會(huì)有一層薄薄的氧化層，再在氧化層上面用多晶硅(Poly)做柵極，形成一個(gè)MOS電容結(jié)構(gòu)，可以通過(guò)柵極電壓來(lái)控制溝道狀態(tài)。

(a) (b)

圖6 (a)MOSFET結(jié)構(gòu)示意圖(b)MOSFET實(shí)物圖

若柵極不加電壓，MOS的溝道區(qū)沒(méi)有形成電子積累層，無(wú)法形成源區(qū)到漏區(qū)的電子電流通道，此時(shí)器件處于關(guān)斷狀態(tài)。若柵極為正電壓，源極(Source)和體區(qū)(Body)一般都接零電位，漏極接正電壓，此時(shí)會(huì)在溝道表面感應(yīng)出電子，形成導(dǎo)電路徑，由于源漏區(qū)的多數(shù)載流子都是電子，所以在漏電壓作用下會(huì)形成電子電流，該狀態(tài)下器件開(kāi)啟，如下圖所示。

圖7 開(kāi)啟狀態(tài)下的MOSFET工作模式

像我們的神經(jīng)元細(xì)胞組成大腦一樣，就是這樣的數(shù)以萬(wàn)計(jì)或者億計(jì)的晶體管組成了我們的電子器件，晶體管的誕生和發(fā)展，從根本上影響了電力電子學(xué)。在晶體管的基礎(chǔ)上，我們搭配不同的管子實(shí)現(xiàn)多種多樣的功能，這也就組成了各種各樣的不同功能的芯片。

晶體管與芯片

在如今的大規(guī)模集成電路領(lǐng)域，主要使用MOSFET作為基本原件進(jìn)行集成，因?yàn)镸OSFET的都在表面引出，可以通過(guò)上層金屬連接形成電路。如下圖所示是一個(gè)MOSFET的版圖，即MOSFET晶體管在芯片上的俯視圖。圖中分別顯示了MOSFET的三個(gè)電極，源電極(S)、柵電極(G)、漏電極(D)，它們都是從表面引出的電極。

圖8 MOSFET版圖的電極俯視圖

下面介紹一下集成電路是如何將一個(gè)個(gè)晶體管連接成電路的，這里舉一個(gè)例子。如下左圖所示是將四個(gè)MOSFET晶體管組成的簡(jiǎn)單的電路示意圖，這四個(gè)晶體管的源極和漏極串聯(lián)起來(lái)，它們的柵極并聯(lián)起來(lái)作為一個(gè)共同電極。這樣的簡(jiǎn)單電路圖在芯片上的連接方式如下右圖所示，中間的源和漏的連接，由于它們制作的材料相同，可以使用公共區(qū)域來(lái)制作。柵極的連接由于無(wú)法采用公共區(qū)域的連接方式，這時(shí)候就需要采用外加一層金屬將它們連接起來(lái)，為了防止金屬與金屬下方覆蓋的源漏區(qū)域發(fā)生誤短路，會(huì)在金屬與源漏區(qū)域之間用絕緣介質(zhì)SiO2將它們隔開(kāi)，這樣就實(shí)現(xiàn)了一個(gè)簡(jiǎn)單電路的連接。

(a) (b) (c)

圖9 (a)MOSFET等效電路圖(b)MOSFET器件俯視圖(c)器件實(shí)物圖

在了解了電路在芯片上簡(jiǎn)單的連接方式后，可以想象，對(duì)于大規(guī)模的集成電路，只是會(huì)使用更多層的金屬覆蓋完成更多晶體管連接的。在實(shí)際制作芯片時(shí)，先使將底層的晶體管制作完成，即在純凈的硅片上使用離子注入(注入磷原子或硼原子)的方式形成襯底區(qū)域，然后再將柵極制作完成，最后再一次注入形成源區(qū)和漏區(qū)，采用多晶硅材料的制作的柵區(qū)(Gate)有阻擋離子注入的作用，因此第二次注入源區(qū)和漏區(qū)時(shí)不會(huì)影響柵下面的溝道區(qū)域。在底層晶體管制作完成后，就進(jìn)行一層一層金屬的覆蓋將晶體管連接成電路，不同層金屬之間采用絕緣介質(zhì)SiO2將它們隔開(kāi)，只在需要連接的點(diǎn)處采用通孔將不同層金屬連接在一起，這樣就完成了一個(gè)芯片基本要素的設(shè)計(jì)，后期的芯片防護(hù)設(shè)計(jì)與封裝這里就不作詳細(xì)闡述了。如下左圖是一個(gè)全加器的電路示意圖，右圖是其對(duì)應(yīng)的版圖，金屬與源極、漏極、柵極采用通孔連接。

(a) (b)圖10 全加器(a)電路示意圖(b)版圖

為什么會(huì)被制裁——工藝上的落后

熟悉了芯片的大致制作流程后，那么為什么我們國(guó)家會(huì)在芯片領(lǐng)域被國(guó)外制裁呢?回答這個(gè)問(wèn)題之前，還想介紹一個(gè)概念——最小工藝線寬。所謂的最小工藝線寬就是指一個(gè)工藝所能光刻的最小尺寸，一般等于溝道的最小寬度，即晶體管的柵的寬度，最小線寬越小，晶體管的功耗越小，工作頻率也越高，這樣芯片的性能也大大提升了。目前為止最先進(jìn)的工藝是臺(tái)積電的5nm工藝線，主要用于制造手機(jī)等電子設(shè)備的中的高端芯片，一般的普通芯片是用不到這樣先進(jìn)的工藝的。

***是芯片制作中的關(guān)鍵設(shè)備，***的精度決定了工藝的最小線寬的大小，我國(guó)主要是由于***的限制阻礙了高端芯片的發(fā)展，而最先進(jìn)的***是由荷蘭的ASML公司制造的，并且ASML的EUV***也是整合了各個(gè)領(lǐng)域的最尖端技術(shù)，比如光學(xué)領(lǐng)域最強(qiáng)-德國(guó)蔡司的光學(xué)組件，美國(guó)的掩罩技術(shù)龍頭Silicon Valley Group，紫外光源龍頭Cymer等，下圖是一個(gè)***的外觀圖

除了光刻技術(shù)，離子注入等技術(shù)也和國(guó)外有一定的差距，我國(guó)正通過(guò)獨(dú)立自主的研究方式來(lái)突破國(guó)外的技術(shù)封鎖，實(shí)現(xiàn)芯片的自主化設(shè)計(jì)。

關(guān)于芯片的知識(shí)介紹就到這里了，希望這篇文章能讓你對(duì)芯片的基本元件、芯片的大致制作流程有了簡(jiǎn)單的了解，對(duì)芯片領(lǐng)域的發(fā)展瓶頸有了清楚的認(rèn)識(shí)。最后希望這篇文章能真正幫助到您!

審核編輯：湯梓紅