一個模擬工程師被一個小小電感給摩擦了？

最近參與之前做的一款芯片的回片測試，回片測試結(jié)果不太友好，這不又忙著找問題，于是各種測試肯定是少不了的。就說這測試，沒想到就被一個小小的電感給摩擦了。具體是咋回事呢，下面咱慢慢聊。

首先這款芯片常見的連接方式如下圖，可以進(jìn)行數(shù)據(jù)通信，使用網(wǎng)線連接。還必須得有變壓器。變壓器是啥，這玩意簡單理解就是兩個線圈互相耦合呀，初級側(cè)和次級側(cè)線圈就是個電感L啊。請記住這個等效的L，我就是被這個小東西給摩擦的。

圖1：雙芯片通信連接示意圖

說到我們要測的東西，可以看下下面的測試框圖。芯片接收信號端口（Vin+和Vin-）進(jìn)去有兩大電路;AFE和ADC。AFE是進(jìn)行信號處理的，比如改變個增益，提供點(diǎn)均衡能力啥的，ADC更不用多說了，實(shí)現(xiàn)模數(shù)轉(zhuǎn)換的。圖上這個DAC是芯片內(nèi)部設(shè)計(jì)用來進(jìn)行測試的，它可以將ADC的量化結(jié)果轉(zhuǎn)換為模擬波形從端口輸出（也就是圖上的VOUT+和VOUT-）。可以通過波形觀察ADC的轉(zhuǎn)換是否有明顯錯誤。說到這里，不得不說，芯片可測性設(shè)計(jì)是真重要啊，真乃保命脫嫌疑的重要工具，下次一定專門寫一篇可測性相關(guān)的文章（flag就立在這里了）

圖2：芯片接收測試示意圖

測試過程是這樣的：我們拔掉網(wǎng)線，保證變壓器次級側(cè)懸空，從外面用信號發(fā)生器給Vin+-輸入一個正弦信號，為了避免內(nèi)部電路有限帶寬對信號造成衰減，我們將信號頻率設(shè)置在了10KHz~5MHz范圍，固定輸入擺幅為500mV。該頻率范圍遠(yuǎn)小于前級電路的-3dB帶寬，不用擔(dān)心信號衰減問題，DAC電路的輸出為VOUT+和VOUT-，這兩個引腳是芯片引腳，因此可以用于觀測輸出信號。

通過示波器觀測，出現(xiàn)了奇怪的現(xiàn)象，我們看圖3。因?yàn)榻o的信號頻率都不高，相對一個125MSPS的ADC而言，算是很低頻的輸入了。然而奇怪的是，頻率從10KHz開始不斷變大，輸出幅度不斷變大，當(dāng)頻率大于某個拐點(diǎn)之后，輸出幅度才穩(wěn)定了下來。這很奇怪，正常應(yīng)該是在10KHz~5MHz這個頻率范圍內(nèi)，幅度不應(yīng)該變化呀。

圖3：頻率從10KHz～5M觀測到的波形現(xiàn)象

但你看這個測試到的現(xiàn)象，頻率小，幅度小，頻率大，幅度大，表現(xiàn)多么像一個高通濾波器的特性??！沿著這個思路，我們繼續(xù)往下思考。我們知道，ADC和DAC本身是沒有這種特性的，于是我們返回去用示波器觀察了輸入信號，果然，輸入信號表現(xiàn)出了和圖3一樣的現(xiàn)象：在頻率變大的時(shí)候幅度也會變大。好吧，現(xiàn)在算是知道了問題出在輸入信號上，可這現(xiàn)象也太怪了，畢竟端口上沒有串聯(lián)電容，那這種高通特性是如何形成的呢？

思考漫無頭緒的時(shí)候，只得返回去查查板子，看端口那里到底有什么特殊的地方。看來看去，發(fā)現(xiàn)端口只接了變壓器，但其另一端是懸空的，總不能是它影響的吧？我們下意識覺得不能，因?yàn)椤皯铱铡眱蓚€字確實(shí)有魔力，能讓你下意識地將“懸空”和“沒有影響”等效起來。所以那個下午又是沒有進(jìn)展的半天。要說找到原因，還是在晚飯后，重新梳理下午的測試現(xiàn)象的時(shí)候，才意識到變壓器是會影響信號的。以前是陷入了思維慣性里面，沒有聯(lián)想到其實(shí)電感L和R在當(dāng)前這個測試?yán)锸怯锌赡茉斐筛咄ㄌ匦缘?。圖2變壓器的初級側(cè)可以等效成一個電感，并挪動一下相關(guān)器件的位置，最后用圖畫出來，如下圖4所示：

可以看到，輸入阻抗是由L和R并聯(lián)貢獻(xiàn)的，我們知道L的交流阻抗是頻率越小，阻抗越小，因此Rin的曲線應(yīng)該是如下圖所示的樣子。

圖3：Rin隨頻率變化趨勢

輸出電壓是信號源內(nèi)阻和RL的分壓，這也就意味著輸出電壓會隨著頻率的變大而變大。這在原理上是說的通的。那么實(shí)際是不是我們分析的這樣呢?于是我們拆除板子上的變壓器重新進(jìn)行測試，發(fā)現(xiàn)信號的高通特性消失了。說明我們的分析是對的，奈斯！

小結(jié)：

平常遇到的濾波網(wǎng)絡(luò)多是電容電阻型的網(wǎng)絡(luò)，電感參與的拓?fù)鋵賹?shí)少見，這個例子里的特殊之處是變壓器一側(cè)事實(shí)上充當(dāng)了電感的角色，而對于連接到輸入端口的這一側(cè)而言，不管另一側(cè)是否懸空，都會對輸入阻抗造成影響。

審核編輯：黃飛