通信系統(tǒng)中使用抖動改進ADC的SFDR應(yīng)用研究

在本文中，我們將討論抖動的另一個重要應(yīng)用，即改善現(xiàn)實中的 A/D 轉(zhuǎn)換器的 SFDR，例如 AD6645，它會出現(xiàn) DNL誤差。這種抖動應(yīng)用在當(dāng)今需要高 SFDR 的無線電接收器中尤為重要。

ADC 靜態(tài)和動態(tài)線性度

在開始之前，讓我們首先快速回顧一下提高 ADC 線性度的主要限制。盡管 ADC 使用不同的架構(gòu)和電路實現(xiàn)，但它們有兩個主要的非線性源：采樣保持(S/H) 電路和 ADC 的編碼器部分。S/H 非線性部分源于這樣一個事實，即它具有有限的轉(zhuǎn)換速率，并且當(dāng)輸入是具有大振幅的高頻信號時，可能無法足夠快地跟隨輸入。缺乏表現(xiàn)出足夠轉(zhuǎn)換率的 S/H 是許多 ADC 無法提供高于幾兆赫信號帶寬的高 SFDR 的一個關(guān)鍵原因。這也解釋了為什么 S/H 的非線性與頻率有關(guān)。S/H 在確定 ADC的動態(tài)（或 AC）線性度方面起著關(guān)鍵作用。

另一個非線性源是 ADC 編碼器部分。對于給定的 ADC 相位，編碼器部分主要處理直流信號，因為它位于 S/H 之后。因此，編碼器非線性會導(dǎo)致系統(tǒng)的靜態(tài)（或直流）非線性。理想情況下，非線性成分不會隨頻率變化。靜態(tài)非線性的特征在于ADC 傳遞函數(shù)中的DNL和INL（積分非線性）誤差。術(shù)語“靜態(tài)非線性”可能用詞不當(dāng)，因為這種非線性成分不僅影響直流信號，而且在處理交流信號時還會降低線性度。

請注意哪種非線性類型占主導(dǎo)地位！

本文要牢記的另一件重要事情是，對于許多 ADC，S/H 是非線性的主要來源。在這種情況下，諧波失真性能會隨著輸入接近奈奎斯特頻率而迅速下降。如果 S/H 是限制因素，則無法通過外部方式顯著改善 ADC 線性度。但是，某些 ADC 專門設(shè)計有寬帶、高線性度的前端。這使得編碼器部分成為非線性的主要來源。對于此類 ADC，我們可以使用抖動技術(shù)來改善 ADC SFDR。在研究這種抖動應(yīng)用之前，讓我們仔細看看 ADC 靜態(tài)傳遞函數(shù)引入的非線性誤差。

傳遞函數(shù)非線性——確定性誤差

為了更好地理解靜態(tài)非線性，我們將以圖 1 所示的傳遞函數(shù)引入的非線性誤差為例進行研究。

圖 1.引入非線性誤差的傳遞函數(shù)示例

上圖中的紅色曲線表示非線性 4 位 ADC，而藍色曲線表示理想的 4 位響應(yīng)。如果我們使用上述特性曲線將以 4 MHz 采樣的 1.11 kHz 正弦波數(shù)字化，我們將獲得圖 2 中的波形。

圖 2.以 4 MHz 采樣的數(shù)字化 1.11 kHz 正弦波的波形

在圖 2 中，綠色曲線顯示輸入，而藍色和紅色曲線分別是理想和非線性傳遞函數(shù)的輸出。通過從紅色曲線中減去藍色曲線，我們可以確定非理想響應(yīng)引入的非線性誤差。這由圖 3 中的紅色曲線顯示。

圖 3. 顯示非理想響應(yīng)引入的非線性誤差的圖。

傳遞函數(shù)非線性引入的誤差是確定性誤差。這意味著，對于給定的輸入電壓，誤差始終相同。例如，參考圖 1，我們觀察到 6 LSB（最低有效位）的輸入總是導(dǎo)致比理想值高 3 LSB 的輸出。這種確定性行為在輸入和錯誤之間建立了相關(guān)性。如果輸入處于特定頻率，我們預(yù)計誤差在與輸入相關(guān)的某些特定頻率處具有很強的頻率分量。

圖 3 可以幫助您更好地理解這種情況。在這種情況下，誤差波形不完全是周期性的；但是，錯誤的整體形狀似乎會以規(guī)律的方式重復(fù)出現(xiàn)。即輸入信號在一個周期內(nèi)有兩次重復(fù)。這表明誤差在輸入的二次諧波處具有很強的分量。為了更好地形象化這一點，該圖還繪制了 2.22 kHz（二次諧波）的正弦波。如您所見，正弦波近似于誤差波形整體形狀的趨勢。

對非線性響應(yīng)輸出進行快速傅里葉變換(FFT)，我們得到圖 4 中的頻譜，其中僅顯示 DC 至 50 kHz 范圍。

圖 4.顯示從 DC 到 50 kHz 范圍內(nèi)的非線性響應(yīng)輸出

FFT 結(jié)果證實二次諧波是非線性響應(yīng)的主要頻率分量。值得一提的是，主要諧波分量的頻率取決于 ADC的 INL 形狀。對于圖 1 所示的非線性（有時稱為弓形 INL），二次諧波是主要諧波。對于 S 形 INL，三次諧波是誤差的主要頻率分量。

打破 ADC 誤差與輸入之間的相關(guān)性

如果我們向輸入添加一個相對較大的隨機信號，使 ADC 的整體輸入以不可預(yù)測的方式在ADC 傳遞函數(shù)的不同階躍之間變化，我們可以在一定程度上減少確定性失真。這個概念如圖 5 所示。

圖 5. 顯示 ADC 傳遞函數(shù)階躍期間 ADC 輸入變化的基本圖。圖片由Analog Devices提供

添加隨機信號（或抖動信號）后，給定的輸入并不總是轉(zhuǎn)換為相同的輸出電平。因此，即使輸入不變，誤差也會隨時間變化。例如，考慮將 6 LSB 的輸入應(yīng)用于圖 1 中的傳遞函數(shù)。如果沒有抖動，誤差始終為 3 LSB?，F(xiàn)在考慮抖動的情況。假設(shè)抖動信號偶爾等于 2 LSB。在 2 LSB 處，非線性誤差變?yōu)榱恪Ｓ捎谡`差在 0 和 3 LSB 之間變化，因此與未抖動情況相比，誤差平均值有所降低。這個簡單的例子展示了抖動如何消除輸入和非線性誤差之間的相關(guān)性，從而減少確定性失真。抖動通過使轉(zhuǎn)換器的 DNL 誤差離域或隨機化來實現(xiàn)這一點。

通信系統(tǒng)抖動技術(shù)

抖動技術(shù)在通信系統(tǒng)中特別有用。對于許多通信應(yīng)用，輸入可以是遠低于 ADC 滿量程的小信號。這個小信號使用相對少量的 ADC 輸出碼字。如果這些輸出碼字表現(xiàn)出較大的 DNL誤差，則輸出將包含顯著的諧波失真。

請注意，對于滿量程（或大）信號，DNL 誤差在某種程度上是固有平均的。原因是大信號會覆蓋 ADC 的所有輸出碼字。因此，當(dāng)信號幅度降至低于滿量程值 20 dB 時，具有 88 dBFS 滿量程 SFDR 的 ADC 可能僅提供 80 dBFS 的 SFDR。在這種情況下，抖動技術(shù)可能有助于我們在低信號水平下保持 ADC的 SFDR 性能。應(yīng)該注意的是，由于輸入電平很小，我們可以將抖動信號添加到輸入，而不會過度驅(qū)動 ADC。

ADC 加入噪聲——不是在丟失信息嗎？

你可能會問：我們在輸入信號中加入比較大的噪聲不是丟失了信息嗎？答案是信息似乎在時域中丟失了。然而，通過適當(dāng)選擇噪聲信號以及信號處理技術(shù)，我們可以重建原始信息。一種解決方案是減法式色抖動。在這種情況下，將圖 5 中的基本圖修改為下圖（圖 6）。

圖 6. 減法式抖動圖。圖片由Analog Devices提供

在減法方法中，引入輸入的噪聲以相反的極性添加到輸出，從而將系統(tǒng)輸出端的凈抖動噪聲歸零。在通信系統(tǒng)中使用的另一種有趣的技術(shù)是使用頻率內(nèi)容超出所需信號帶寬的窄帶噪聲。幾百 kHz 的小帶寬對于抖動信號通常就足夠了。帶外噪聲的兩個可能位置是直流附近或略低于奈奎斯特頻率（f s /2，其中 f s 是采樣頻率）。在可用于抖動目的的大多數(shù)通信系統(tǒng)中不使用這兩個頻率區(qū)之一。在這種情況下，可以很容易地在輸出端濾除抖動。

分析一下我們假設(shè)的 ADC

讓我們使用圖 1 中的傳遞函數(shù)來研究這種技術(shù)。為此，我們向該 ADC 應(yīng)用幅度為 2 LSB 和 DC 值為 7.5 LSB 的 1.11 kHz 正弦波。這樣的輸入會執(zhí)行 ADC 的中檔代碼。從略高于 0 Hz 到 30 kHz 范圍的輸出頻譜如圖 7 所示。

圖 7.1.11 kHz 正弦波的另一個示例圖，其頻譜范圍略高于 0 Hz 至 30 kHz

對于這個特定的輸入，有幾個不同的諧波分量，但主要的仍然是二次諧波。將值轉(zhuǎn)換為分貝，我們發(fā)現(xiàn) SFDR 為 17.47 dBc。為了產(chǎn)生抖動信號，我們可以使用 Matlab 的“randn”函數(shù)來產(chǎn)生具有 2 LSB RMS（均方根）的寬帶高斯噪聲。應(yīng)用以 1.94 MHz 為中心的通帶為 100 kHz 的帶通濾波器，寬帶噪聲被轉(zhuǎn)換為略低于 f s /2的窄帶抖動。抖動信號的頻譜如下圖 8 所示。

圖 8.抖動信號的示例頻譜

由于抖動信號是原始噪聲的帶限版本，我們可以使用以下等式來確定抖動信號的方差：

代入數(shù)字，我們得到：

取該值的平方根，抖動信號的 RMS 為 0.45 LSB。抖動的峰峰值可以估計為 6.60.45 = 2.97 LSB（RMS 高斯噪聲乘以 6.6 轉(zhuǎn)換為峰峰值）。請注意，抖動的峰峰值足夠小，不會過度驅(qū)動 ADC。應(yīng)用抖動后，我們獲得以下輸出頻譜（圖 9）。

圖 9.應(yīng)用抖動 RMS 后的輸出頻譜

可以看出，諧波被顯著抑制。將值轉(zhuǎn)換為分貝，我們獲得 27.9 dBc 的 SFDR，與未抖動情況相比提高了 10.43 dB。抖動通過將信號雜散散布到本底噪聲中來抑制諧波分量。

真實世界 ADC 的測試結(jié)果——ADC3424

下面的圖 10 顯示了ADC3424對于 70 MHz 輸入的輸出頻譜。

圖 10. 70 MHz 輸入時 ADC3424 的輸出頻譜。圖片由德州儀器提供

ADC3424 提供抖動功能作為內(nèi)部特性。關(guān)閉內(nèi)部抖動后，SFDR 為 91 dBc。然而，隨著內(nèi)部抖動被激活，雜散擴散到本底噪聲中，并且 SFDR 增加到 99 dBc。

抖動技術(shù)限制

可顯著改善 ADC SFDR 的適當(dāng)抖動級別取決于特定 ADC 的架構(gòu)和其他屬性。SFDR 的改善還取決于輸入信號的幅度以及抖動的幅度。還應(yīng)注意，超過一定的噪聲水平，SFDR可能不會顯著改善。以Analog Devices 的AD6645為例。該設(shè)備使用多級架構(gòu)。對于這種類型的 ADC 架構(gòu)，DNL 誤差具有重復(fù)模式，并且當(dāng)輸入掃過 ADC 輸入范圍時，DNL 圖中有一些尖峰。下面的圖 11 顯示了 AD6645 在其一小部分輸入范圍內(nèi)的 DNL 圖。

圖 11. AD6645 在其一小部分輸入范圍內(nèi)的 DNL 圖。圖片由Analog Devices提供

對于 AD6645，尖峰每 512 個 LSB 出現(xiàn)一次。經(jīng)實驗發(fā)現(xiàn)適合此特定 ADC的抖動電平為 1024 LSB 峰峰值或 155 LSB RMS。應(yīng)用更大的抖動不會顯著改善 AD6645 的 SFDR。對于這個 ADC，抖動的峰峰值等于兩個 DNL 尖峰之間代碼距離的兩倍。但是，我們不能斷定這是所有多級 ADC 的一般規(guī)則。

審核編輯：黃飛