一、閂鎖效應(yīng):實際上是由于CMOS電路中基極和集電極相互連接的兩個BJT管子(下圖中,側(cè)面式NPN和垂直式PNP)的回路放大作用形成的,在兩個管子的電流放大系數(shù)均大于1時,電流在這兩個管子構(gòu)成的回路中不停地被放大,從而導(dǎo)致管子承受的電流過大而燒毀芯片的一種現(xiàn)象。
二、閂鎖效應(yīng)的原理分析:
狀態(tài)一:假設(shè)在N阱或者Psub中由于外界的原因產(chǎn)生了載流子注入,電流分別為In和Ip, 且InR_nwell=0.6,IpR_psub=0.6(假設(shè)PN結(jié)的導(dǎo)通電壓<0.6)。
狀態(tài)二:在所設(shè)壓降下,PNP的基極電位為1.2V, 集電極電位為0.6V, NPN的基極電位為0.6V, 集電極電位為1.2V,此時PNP和NPN的發(fā)射結(jié)都正偏, 集電結(jié)都反偏。從而兩個BJT管子可進(jìn)行電流放大,PNP產(chǎn)生了基極電流Ib1, 則集電極電流IC1=β1Ib1, NPN產(chǎn)生了基極電流Ib2, 則集電極電流IC2=β2Ib2。
在近似狀態(tài)下,Ib1=β2Ib2,Ib2=β1Ib1,因此在后面的循環(huán)中,NPN的集電極電流作為PNP新的基極電流進(jìn)行電流放大,PNP的集電極電流作為NPN新的基極電流進(jìn)行放大。多次循環(huán)之后,電流會被持續(xù)放大。
三、閂鎖效應(yīng)的抑制方法(部分方法):
1.拉開NMOS和PMOS的間距:破壞電流循環(huán)中的一環(huán),使側(cè)面式NPN BJT管子的基區(qū)變厚,載流子的收集變的困難,很難進(jìn)行電流的放大。
2.使用Guard ring,襯底電位接出的部分采用環(huán)形繞線: 降低VDD和Vss的導(dǎo)通電阻,也即降低Rwell和Rsub的阻值,防止BJT的基極和集電極電位相等,破壞BJT導(dǎo)通的條件。
3.Substrate contact和well contact應(yīng)盡量靠近source: 縮短了Rwell和Rsub的電阻的長度,減小了其電阻值。
-
CMOS電路
+關(guān)注
關(guān)注
0文章
49瀏覽量
11483 -
VDD
+關(guān)注
關(guān)注
1文章
311瀏覽量
32918 -
閂鎖效應(yīng)
+關(guān)注
關(guān)注
1文章
29瀏覽量
9367 -
PNP管
+關(guān)注
文章
28瀏覽量
7406 -
基極電流
+關(guān)注
關(guān)注
1文章
31瀏覽量
3204
發(fā)布評論請先 登錄
相關(guān)推薦
評論