0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

閂鎖效應(yīng)(Latch-up)原理及其抑制方法解析

冬至子 ? 來源:海綿科研 ? 作者:海綿科研 ? 2023-12-01 14:10 ? 次閱讀

一、閂鎖效應(yīng):實際上是由于CMOS電路中基極和集電極相互連接的兩個BJT管子(下圖中,側(cè)面式NPN和垂直式PNP)的回路放大作用形成的,在兩個管子的電流放大系數(shù)均大于1時,電流在這兩個管子構(gòu)成的回路中不停地被放大,從而導(dǎo)致管子承受的電流過大而燒毀芯片的一種現(xiàn)象。

二、閂鎖效應(yīng)的原理分析:

圖片

狀態(tài)一:假設(shè)在N阱或者Psub中由于外界的原因產(chǎn)生了載流子注入,電流分別為In和Ip, 且InR_nwell=0.6,IpR_psub=0.6(假設(shè)PN結(jié)的導(dǎo)通電壓<0.6)。

狀態(tài)二:在所設(shè)壓降下,PNP的基極電位為1.2V, 集電極電位為0.6V, NPN的基極電位為0.6V, 集電極電位為1.2V,此時PNP和NPN的發(fā)射結(jié)都正偏, 集電結(jié)都反偏。從而兩個BJT管子可進(jìn)行電流放大,PNP產(chǎn)生了基極電流Ib1, 則集電極電流IC1=β1Ib1, NPN產(chǎn)生了基極電流Ib2, 則集電極電流IC2=β2Ib2。

在近似狀態(tài)下,Ib1=β2Ib2,Ib2=β1Ib1,因此在后面的循環(huán)中,NPN的集電極電流作為PNP新的基極電流進(jìn)行電流放大,PNP的集電極電流作為NPN新的基極電流進(jìn)行放大。多次循環(huán)之后,電流會被持續(xù)放大。

三、閂鎖效應(yīng)的抑制方法(部分方法):

1.拉開NMOS和PMOS的間距:破壞電流循環(huán)中的一環(huán),使側(cè)面式NPN BJT管子的基區(qū)變厚,載流子的收集變的困難,很難進(jìn)行電流的放大。

2.使用Guard ring,襯底電位接出的部分采用環(huán)形繞線: 降低VDD和Vss的導(dǎo)通電阻,也即降低Rwell和Rsub的阻值,防止BJT的基極和集電極電位相等,破壞BJT導(dǎo)通的條件。

3.Substrate contact和well contact應(yīng)盡量靠近source: 縮短了Rwell和Rsub的電阻的長度,減小了其電阻值。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • CMOS電路
    +關(guān)注

    關(guān)注

    0

    文章

    49

    瀏覽量

    11483
  • VDD
    VDD
    +關(guān)注

    關(guān)注

    1

    文章

    311

    瀏覽量

    32918
  • 閂鎖效應(yīng)
    +關(guān)注

    關(guān)注

    1

    文章

    29

    瀏覽量

    9367
  • PNP管
    +關(guān)注

    關(guān)注

    1

    文章

    28

    瀏覽量

    7406
  • 基極電流
    +關(guān)注

    關(guān)注

    1

    文章

    31

    瀏覽量

    3204
收藏 人收藏

    評論

    相關(guān)推薦

    CMOS的閂鎖效應(yīng)Latch up的原理分析

    本篇主要針對CMOS電平,詳細(xì)介紹一下CMOS的閂鎖效應(yīng)。 1、Latch up 閂鎖效應(yīng)是指CMOS電路中固有的寄生可控硅結(jié)構(gòu)(雙極晶體管)被觸發(fā)導(dǎo)通,在電源和地之間存在一個低阻抗大
    的頭像 發(fā)表于 12-23 16:06 ?5.4w次閱讀
    CMOS的<b class='flag-5'>閂鎖效應(yīng)</b>:<b class='flag-5'>Latch</b> <b class='flag-5'>up</b>的原理分析

    淺談IGBT的閂鎖效應(yīng)

    閂鎖(Lanch-up)效應(yīng),一般我們也可以稱之為擎住效應(yīng),是由于IGBT超安全工作區(qū)域而導(dǎo)致的電流不可控現(xiàn)象,當(dāng)然,閂鎖效應(yīng)更多的是決定于IGBT芯片本身的構(gòu)造。實際工作中我們可能很
    發(fā)表于 04-06 17:32 ?2221次閱讀
    淺談IGBT的<b class='flag-5'>閂鎖效應(yīng)</b>

    芯片設(shè)計都不可避免的考慮要素—閂鎖效應(yīng)latch up

    閂鎖效應(yīng),latch up,是個非常重要的問題?,F(xiàn)在的芯片設(shè)計都不可避免的要考慮它。我今天就簡單地梳理一下LUP的一些問題。
    的頭像 發(fā)表于 12-01 17:11 ?2351次閱讀
    芯片設(shè)計都不可避免的考慮要素—<b class='flag-5'>閂鎖效應(yīng)</b><b class='flag-5'>latch</b> <b class='flag-5'>up</b>

    什么是閂鎖效應(yīng)?

    引起閂鎖效應(yīng)latch-up)是半導(dǎo)體器件失效的主要原因之一。如果有一個強電場施加在器件結(jié)構(gòu)中的氧化物薄膜上,則該氧化物薄膜就會因介質(zhì)擊穿而損壞。很細(xì)的金屬化跡線會由于大電流而損壞,并會由于浪涌電流造成
    發(fā)表于 08-01 11:04

    寄生電路的效應(yīng)Latch-Up(鎖定)

    Latch-Up(鎖定)是CMOS存在一種寄生電路的效應(yīng),它會導(dǎo)致VDD和VSS短路,使得晶片損毀,或者至少系統(tǒng)因電源關(guān)閉而停擺。這種效應(yīng)是早期CMOS技術(shù)不能被接受的重要原因之一。在制造更新和充分
    發(fā)表于 08-23 06:06

    靜電放電/過度電性應(yīng)力/閂鎖試驗 (ESD/EOS/Latch-up)

    Mode) 測試制具式組件充/放電模式(Socket -Charge Device Mode) 測試閂鎖效應(yīng)(Latch-up) 測試靜電放電閂鎖測式(Transient-Induced Latch
    發(fā)表于 09-18 09:09

    什么是閂鎖效應(yīng)?閂鎖效應(yīng)的觸發(fā)方式有哪幾種?

    什么是閂鎖效應(yīng)?閂鎖效應(yīng)是如何產(chǎn)生的?閂鎖效應(yīng)的觸發(fā)方式有哪幾種?
    發(fā)表于 06-17 08:10

    ESD/Latch-Up Considerations wi

    ESD/Latch-Up Considerations with iCoupler Isolation Products Analog Devices iCoupler products
    發(fā)表于 06-21 10:22 ?17次下載

    Latch-Up White Paper

    This document describes and discusses the topic of CMOS Latch-Up ranging from theory to testing
    發(fā)表于 10-26 11:38 ?0次下載
    <b class='flag-5'>Latch-Up</b> White Paper

    Latch-Up白皮書

      Latch-Up today is still a potentially potent source of failure in the qualification flow
    發(fā)表于 09-14 08:54 ?11次下載
    <b class='flag-5'>Latch-Up</b>白皮書

    USB Type-C應(yīng)用中選錯TVS造成的高度Latch-up風(fēng)險

    USB Type-C應(yīng)用中選錯TVS造成的高度Latch-up風(fēng)險
    發(fā)表于 12-09 16:42 ?3次下載

    IC工藝和版圖設(shè)計第八章Latch-up和GuardRing設(shè)計

    IC工藝和版圖設(shè)計第八章Latch-up和GuardRing設(shè)計
    發(fā)表于 02-10 18:11 ?0次下載

    避免電路中閂鎖效應(yīng)的3個實用方法!

    閂鎖效應(yīng) (Latch Up) 是在器件的電源引腳和地之間產(chǎn)生低阻抗路徑的條件。這種情況將由觸發(fā)事件(電流注入或過電壓)引起,但一旦觸發(fā),即使觸發(fā)條件不再存在,低阻抗路徑仍然存在。這種低阻抗路徑可能會由于過大的電流水平而導(dǎo)致系統(tǒng)
    發(fā)表于 02-10 11:17 ?4次下載
    避免電路中<b class='flag-5'>閂鎖效應(yīng)</b>的3個實用<b class='flag-5'>方法</b>!

    淺談Latch-up(一)

    ESD,EOS,Latch-up都是芯片在制造,運輸,使用過程中的風(fēng)險源,他們會對芯片造成不同程度的物理損傷。
    的頭像 發(fā)表于 06-12 16:25 ?1.2w次閱讀
    淺談<b class='flag-5'>Latch-up</b>(一)

    淺談Latch-up(二)

    目前通用的Latch-up測試標(biāo)準(zhǔn)是JESD78E。該標(biāo)準(zhǔn)中將Latch-up測試分為兩種:1.電流測試 I-test,用于測試非電源管腳;2.電壓測試 V-test 用于測試電源管腳。
    的頭像 發(fā)表于 06-12 16:27 ?6505次閱讀
    淺談<b class='flag-5'>Latch-up</b>(二)