D觸發(fā)器，請查收！

什么是D觸發(fā)器？

D觸發(fā)器（D Flip-Flop）是一種數(shù)字電子電路，用于延遲其輸出信號（Q）的狀態(tài)變化，直到時鐘輸入信號的下一個上升沿出現(xiàn)。

輸出Q在輸入CLK的每個上升沿時保存輸入D的數(shù)值，等到輸入CLK的下一個上升沿出現(xiàn)才會重新讀取輸入D的數(shù)值，輸入RST為1時輸出Q輸出值為0且保持不變。

時間圖如下：

特征表如下：

其中：RST：重置， CLK：時鐘， D0、D1：輸入 Q0、Q1：輸出

*假設(shè)最初 RST 是高電平 （ RST = 1），無論D0 和 D1是否高電平，輸出 Q0 和 Q1 是低電平 （Q = 0）；
*當(dāng)輸入RST為低電平（RST = 0），在CLK脈沖的上升沿處，Q0=D0，Q1=D1，并保持數(shù)值到下一個CLK脈沖。

源代碼如下：

FUNCTION_BLOCK "FF2E"
{ S7_Optimized_Access := 'TRUE' }
VERSION : 0.1
   VAR_INPUT 
      D0 : Bool;
      D1 : Bool;
      CLK : Bool;
      RST : Bool;
   END_VAR


   VAR_OUTPUT 
      Q0 : Bool;
      Q1 : Bool;
   END_VAR


   VAR 
      edge : Bool;
   END_VAR


BEGIN


IF #RST THEN
  #Q0 := FALSE;
  #Q1 := FALSE;
ELSIF #CLK AND NOT #edge THEN
  #Q0 := #D0;
  #Q1 := #D1;
END_IF;
#edge := #CLK;




END_FUNCTION_BLOCK