0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

半燒結(jié)型銀漿粘接工藝在晶圓封裝的應(yīng)用

向欣電子 ? 2023-12-04 08:09 ? 次閱讀

摘要:選取了一種半燒結(jié)型銀漿進(jìn)行粘接工藝研究,通過剪切強(qiáng)度測(cè)試和空洞率檢測(cè)確定了合適的點(diǎn)膠工藝參數(shù),并進(jìn)行了紅外熱阻測(cè)試和可靠性測(cè)試。結(jié)果表明,該半燒結(jié)型銀漿的工藝操作性好,燒結(jié)后膠層空洞率低;當(dāng)膠層厚度控制在30μm左右時(shí),剪切強(qiáng)度達(dá)到25.73MPa;采用半燒結(jié)型銀漿+TSV轉(zhuǎn)接板的方式燒結(jié)功放芯片,其導(dǎo)熱性能滿足芯片的散熱要求;經(jīng)過可靠性測(cè)試后,燒結(jié)芯片的剪切強(qiáng)度沒有下降,具有較高的穩(wěn)定性和可靠性,可用于晶圓級(jí)封裝中功率芯片的粘接。

關(guān)鍵詞:晶圓級(jí)封裝;半燒結(jié)型銀漿;剪切強(qiáng)度;導(dǎo)熱性能;可靠性度;導(dǎo)熱性能;可靠性

1

引言

隨著射頻微系統(tǒng)技術(shù)在信息技術(shù)、生物醫(yī)療、工業(yè)控制等眾多領(lǐng)域的應(yīng)用越來越廣泛,對(duì)更高集成度、更高性能、更高工作頻率、更低成本的多通道多功能器件的需求也更加迫切。傳統(tǒng)器件由于其本身的物理極限難以實(shí)現(xiàn)進(jìn)一步的突破,因此當(dāng)前在封裝層面提高器件的集成度就變得越來越重要。晶圓級(jí)封裝是一種先基于硅通孔(ThroughSiliconVia,TSV)技術(shù)制造硅基轉(zhuǎn)接板,再集成GaN、GaAs等化合物多功能芯片和SiCMOS控制芯片,將化合物芯片、SiCMOS芯片與TSV轉(zhuǎn)接板進(jìn)行三維堆疊的先進(jìn)封裝技術(shù),是促進(jìn)射頻微系統(tǒng)器件低成本、小型化與智能化發(fā)展的重要途徑。

傳統(tǒng)Si芯片與GaAs芯片通過導(dǎo)電銀漿進(jìn)行晶圓級(jí)封裝的技術(shù)已應(yīng)用到實(shí)際生產(chǎn)中,相關(guān)全自動(dòng)貼裝設(shè)備、固化設(shè)備以及工藝技術(shù)、可靠性等都已有相當(dāng)成熟的配套與研究。但隨著以SiC、GaN為代表的第三代半導(dǎo)體單片微波集成電路(MMIC)器件在高溫大功率場(chǎng)景中的快速應(yīng)用,苛刻的服役條件對(duì)功率芯片的互連提出了更高要求:一方面要求互連材料本身具有良好的導(dǎo)熱性能,另一方面要求在進(jìn)行長(zhǎng)時(shí)間高溫服役時(shí)具有高可靠性。普通導(dǎo)電銀漿的導(dǎo)熱性較差,在高溫下使用會(huì)因熱疲勞效應(yīng)導(dǎo)致連接強(qiáng)度下降,可靠工作溫度低,已不能滿足功率芯片互連的應(yīng)用要求。因此,急需尋找既能低溫?zé)Y(jié)高溫服役,又能兼容現(xiàn)有貼裝、固化設(shè)備的新型連接材料。

近年來,納米Ag顆粒燒結(jié)銀漿在電子封裝中表現(xiàn)出良好的應(yīng)用前景。此類銀漿大多為全燒結(jié)型,主要成分通常為納米級(jí)Ag顆粒、微米級(jí)Ag顆粒以及分散劑等有機(jī)溶劑,其黏度、觸變指數(shù)等性能與普通導(dǎo)電銀漿相差不大,完全可使用現(xiàn)有的晶圓級(jí)全自動(dòng)貼裝設(shè)備和固化設(shè)備。燒結(jié)后有機(jī)溶劑分解揮發(fā),連接層幾乎為純銀,具有很高的熱導(dǎo)率、良好的導(dǎo)電性、優(yōu)異的抗腐蝕性及抗蠕變性。然而已有研究發(fā)現(xiàn),Ag納米顆粒容易發(fā)生電化學(xué)遷移,銀燒結(jié)層長(zhǎng)時(shí)間高溫服役時(shí)組織容易發(fā)生孔隙聚集并失效;對(duì)于鍍金界面,即使連接層的初始性能優(yōu)良,但由于Ag-Au之間的強(qiáng)烈互擴(kuò)散,在長(zhǎng)時(shí)間高溫服役的過程中性能也會(huì)迅速下降。為提高長(zhǎng)時(shí)間高溫服役的可靠性,國(guó)外已有機(jī)構(gòu)研制了半燒結(jié)型銀漿,增加了環(huán)氧樹脂含量,使其性能和燒結(jié)后狀態(tài)介于全燒結(jié)型銀漿與普通導(dǎo)電銀漿之間。文中選取了一種半燒結(jié)型銀漿進(jìn)行粘接工藝研究,通過掌握該銀漿的工藝操作性,確定出合適的粘接工藝參數(shù),并測(cè)試其導(dǎo)熱性能和可靠性,以期能夠用于晶圓級(jí)封裝中功率芯片的粘接。

2

試驗(yàn)方法

經(jīng)廣泛調(diào)研,選取了德國(guó)Henkel公司生產(chǎn)的一款型號(hào)為ABP8068TA的半燒結(jié)型銀漿,主要性能參數(shù)見表1。可以看出,半燒結(jié)型銀漿ABP8068TA的導(dǎo)電性和導(dǎo)熱性遠(yuǎn)高于導(dǎo)電銀漿H20E和MD140,但黏度介于兩者之間,觸變指數(shù)相差不大,因此可使用現(xiàn)有的晶圓級(jí)全自動(dòng)貼裝設(shè)備。推薦的固化曲線如圖1所示,燒結(jié)溫度為200℃,可使用現(xiàn)有的固化設(shè)備。

72b1ccb2-9239-11ee-9788-92fbcf53809c.png

制備試樣使用的硅芯片尺寸為2.3mm×1.96mm×0.25mm,背面電鍍金,厚約8.5μm;使用的硅基板尺寸為14.5mm×13.5mm×0.725mm,表面電鍍金,厚約3.5μm。采用半自動(dòng)點(diǎn)膠機(jī)進(jìn)行點(diǎn)膠貼片,點(diǎn)膠參數(shù)見表2。通過控制單個(gè)膠點(diǎn)的點(diǎn)膠時(shí)間,制備不同膠層厚度的試樣,制備的試樣如圖2(a)所示。采用厭氧烘箱按圖1所示的固化曲線進(jìn)行燒結(jié);通過X-ray檢測(cè)燒結(jié)后的膠層狀態(tài)和空洞率;采用推拉力測(cè)試儀進(jìn)行剪切強(qiáng)度測(cè)試。

72c13af8-9239-11ee-9788-92fbcf53809c.png

采用半燒結(jié)型銀漿+TSV轉(zhuǎn)接板的方式燒結(jié)GaN功放芯片,粘接試樣如圖2(b)所示,測(cè)試其導(dǎo)熱性能是否滿足芯片的散熱要求,并與Au80Sn20共晶合金+無氧銅載體的燒結(jié)工藝進(jìn)行對(duì)比。所選GaN功放芯片的型號(hào)為WFDN080120-P41-5,尺寸為2.5mm×1.6mm×0.08mm,背金厚約6.0μm,頻率8~12GHz,熱耗14.5W;TSV轉(zhuǎn)接板和無氧銅載體的尺寸為2.5mm×3.0mm×0.2mm,TSV轉(zhuǎn)接板表面電鍍金,厚約3.5μm。將試樣裝配到管殼里,再進(jìn)行金絲互聯(lián),完成整個(gè)測(cè)試樣件的制備。

72ca50e8-9239-11ee-9788-92fbcf53809c.png

72d40ce6-9239-11ee-9788-92fbcf53809c.png

通過可靠性測(cè)試驗(yàn)證半燒結(jié)型銀漿在實(shí)際工作中的性能變化,可靠性測(cè)試的試驗(yàn)方法和條件見表3。通過SEM觀察界面形貌,采用推拉力測(cè)試儀進(jìn)行剪切強(qiáng)度測(cè)試。

72e5b84c-9239-11ee-9788-92fbcf53809c.png

3

試驗(yàn)結(jié)果與分析

2.1 剪切強(qiáng)度及空洞率測(cè)試結(jié)果

根據(jù)GJB548C-2021中方法2019.3規(guī)定:按2倍力曲線判斷,若附著區(qū)面積大于4.13mm2,被試件承受的最小作用力應(yīng)為49N;若附著區(qū)面積小于或等于4.13mm2,被試件承受的最小作用力應(yīng)為12.2N/mm2。

圖3所示為不同點(diǎn)膠時(shí)間制備試樣的固化后狀態(tài),滿足目檢要求,且銀漿沒有過分溢出。圖4所示為制備試樣的剪切力,并標(biāo)示了剪切力的極差范圍??梢钥闯?,所有試樣的剪切力都能滿足GJB548C-2021中的規(guī)定。同時(shí)還可以看出,試樣的剪切力隨點(diǎn)膠時(shí)間的增加,變化并不明顯。點(diǎn)膠時(shí)間越長(zhǎng),膠量越多,膠層相應(yīng)越厚,因此可以推斷:在一定范圍內(nèi),膠層厚度對(duì)剪切力影響不大,這將會(huì)大大提高工藝窗口寬度;當(dāng)點(diǎn)膠時(shí)間為35ms時(shí),剪切力最大,為115.97N,即剪切強(qiáng)度為25.73MPa,對(duì)應(yīng)的膠層厚度約為30μm,如圖5(a)所示。由于劃片后膠層邊緣不易分辨,因此測(cè)量的是包含硅芯片與硅基板鍍金層的尺寸,鍍金層總厚度約為12μm。半燒結(jié)型銀漿ABP8068TA的黏度較小,觸變指數(shù)較大,硅芯片放置后在自身質(zhì)量的作用下,就已能夠?qū)y漿緩慢擠出,保證了膠層厚度的一致性以及溢膠的充足。從圖5(b)的X-ray檢測(cè)照片也可以進(jìn)一步確認(rèn),膠層內(nèi)部均勻一致,幾乎無空洞存在。

72fab120-9239-11ee-9788-92fbcf53809c.png

72fe828c-9239-11ee-9788-92fbcf53809c.png

2.2紅外熱阻測(cè)試結(jié)果

采用半自動(dòng)點(diǎn)膠機(jī)進(jìn)行功放芯片的粘接,點(diǎn)膠參數(shù)見表4。功放芯片粘接到TSV轉(zhuǎn)接板上的外觀狀態(tài)和X-ray檢測(cè)照片如圖6所示??梢钥闯?,芯片粘接平整,無明顯傾斜;芯片四周溢膠充足,且無銀漿上翻至芯片表面造成污染、短路;粘接輪廓面光滑無孔洞、無裂紋;膠層內(nèi)部均勻一致,幾乎無空洞存在;完全滿足射頻微系統(tǒng)對(duì)功率芯片裝配的要求。

730ead2e-9239-11ee-9788-92fbcf53809c.png

圖7所示為采用兩種燒結(jié)方式的紅外熱阻測(cè)試結(jié)果??梢钥闯?,采用半燒結(jié)型銀漿ABP8068TA將功放芯片燒結(jié)到TSV轉(zhuǎn)接板上的方式時(shí),熱阻值為5±1℃/W,滿足芯片的散熱要求。但相較于采用Au80Sn20共晶合金將功放芯片燒結(jié)到無氧銅載體上的方式,熱阻增大了約1℃/W,表明半燒結(jié)型銀漿ABP8068TA+TSV轉(zhuǎn)接板方式的散熱能力略差于傳統(tǒng)的金錫共晶+無氧銅載體方式。這可能是因?yàn)榘霟Y(jié)型銀漿在燒結(jié)時(shí),由于環(huán)氧樹脂的存在,無法像全燒結(jié)型銀漿那樣使連接層為純銀,因此在一定程度上降低了導(dǎo)熱性能。

731e0e86-9239-11ee-9788-92fbcf53809c.png

2.3界面組織及可靠性測(cè)試結(jié)果

燒結(jié)銀漿的低溫?zé)Y(jié)機(jī)理為:銀漿中含有的納米金屬顆粒通過其高表面能在低溫下經(jīng)過互相擴(kuò)散、長(zhǎng)大形成相對(duì)致密的連接層,同時(shí)納米金屬顆粒與兩側(cè)的鍍層金屬或者基體金屬也通過固態(tài)擴(kuò)散形成界面冶金結(jié)合。因此,燒結(jié)銀漿可以在較低的溫度下通過無壓燒結(jié)形成牢固連接。圖8所示為采用半燒結(jié)型銀漿ABP8068TA燒結(jié)功放芯片的截面SEM圖。圖9所示為采用全燒結(jié)型銀漿燒結(jié)芯片的截面SEM圖。由圖8可以看出,銀漿在燒結(jié)過程中發(fā)生了致密化行為,形成了良好連續(xù)的致密體,厚度約30μm,與劃片測(cè)量一致;不同于圖9中銀顆粒燒結(jié)后形成的多孔性結(jié)構(gòu),半燒結(jié)型銀漿燒結(jié)后,銀顆粒并沒有完全連接到一起,而是形成更大尺寸的銀顆粒,通過交叉排布形成緊密連接;環(huán)氧樹脂填充到銀顆粒之間的縫隙中,使連接層整體的孔隙率降低;界面處的銀顆粒與鍍金層通過原子擴(kuò)散形成了良好的冶金結(jié)合,結(jié)合緊密,沒有裂紋。因此,燒結(jié)后的連接層能夠?yàn)楣β市酒?a href="http://srfitnesspt.com/v/tag/1472/" target="_blank">機(jī)械強(qiáng)度和導(dǎo)電導(dǎo)熱提供可靠保障。

73297a14-9239-11ee-9788-92fbcf53809c.png

功率芯片在工作時(shí)會(huì)較長(zhǎng)時(shí)間處在較高溫度下,這就需要半燒結(jié)型銀漿在進(jìn)行長(zhǎng)時(shí)間高溫服役的過程中具有良好的穩(wěn)定性和可靠性。圖10所示為采用半燒結(jié)型銀漿ABP8068TA燒結(jié)功放芯片經(jīng)過可靠性測(cè)試后的剪切力。由圖10(a)可以看出,隨著存儲(chǔ)時(shí)間的增加,燒結(jié)芯片的剪切力整體呈緩慢上升趨勢(shì),都高于存儲(chǔ)前的剪切力;這種變化趨勢(shì)可能是經(jīng)過一定時(shí)間的高溫存儲(chǔ)后,銀漿中殘存的有機(jī)物得以進(jìn)一步分解揮發(fā),銀顆粒繼續(xù)擴(kuò)散、長(zhǎng)大,使燒結(jié)孔隙進(jìn)一步減少,致密度提高;同時(shí)銀漿中的銀原子持續(xù)擴(kuò)散到芯片與基板鍍金層中形成冶金結(jié)合,從而使連接強(qiáng)度得以提高。由圖10(b)可以看出,隨著溫循次數(shù)的增加,燒結(jié)芯片的剪切力變化不明顯,原因可能在于燒結(jié)后,連接層銀顆粒之間存在的微小孔隙被環(huán)氧樹脂填充,使連接層彈性模量降低,這有利于應(yīng)力的釋放,因此在較強(qiáng)的熱應(yīng)力作用下仍能保持較好的連接強(qiáng)度穩(wěn)定性。

73a6f3fe-9239-11ee-9788-92fbcf53809c.png

4

結(jié)論

1)半燒結(jié)型銀漿ABP8068TA的工藝操作性好,工藝窗口寬;燒結(jié)芯片的剪切強(qiáng)度達(dá)到25.73MPa,且膠層內(nèi)部均勻一致,空洞率低;可使用現(xiàn)有的晶圓級(jí)全自動(dòng)貼裝設(shè)備和固化設(shè)備,滿足晶圓級(jí)全自動(dòng)大批量裝配的應(yīng)用需求。

2)半燒結(jié)型銀漿+TSV轉(zhuǎn)接板方式的導(dǎo)熱性能滿足功率芯片的散熱要求;經(jīng)過可靠性測(cè)試后,燒結(jié)芯片的剪切強(qiáng)度沒有下降,具有較高的穩(wěn)定性和可靠性,可用于晶圓級(jí)封裝中功率芯片的粘接。

來源:電子工藝技術(shù)

作者:李志強(qiáng),胡玉華,張 巖,翟世杰

中國(guó)電子科技集團(tuán)公司第五十五研究所

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    452

    文章

    49957

    瀏覽量

    419629
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    4779

    瀏覽量

    127573
  • 封裝
    +關(guān)注

    關(guān)注

    126

    文章

    7647

    瀏覽量

    142460
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    低溫?zé)o壓燒結(jié)射頻通訊上的5大應(yīng)用,除此之外,燒結(jié)還有哪些應(yīng)用呢?歡迎補(bǔ)充

    **低溫?zé)o壓燒結(jié)射頻通訊上的5大應(yīng)用 SHAREX善仁新材推出在射頻通訊領(lǐng)域的無壓燒結(jié)系列,可以應(yīng)用的領(lǐng)域主要體現(xiàn)在以下5個(gè)方面: 1
    發(fā)表于 09-29 16:26

    燒結(jié)AS9378火爆的六大原因

    低溫燒結(jié)AS9378近年來電子材料領(lǐng)域迅速崛起,其火爆程度令人矚目。這款采用納米技術(shù)和低溫燒結(jié)工藝的高性能材料,憑借其獨(dú)特的優(yōu)勢(shì)
    的頭像 發(fā)表于 09-20 17:27 ?168次閱讀

    詳解不同級(jí)封裝工藝流程

    本系列第七篇文章中,介紹了級(jí)封裝的基本流程。本篇文章將側(cè)重介紹不同級(jí)
    的頭像 發(fā)表于 08-21 15:10 ?941次閱讀
    詳解不同<b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)<b class='flag-5'>封裝</b>的<b class='flag-5'>工藝</b>流程

    無壓燒結(jié)VS有壓燒結(jié):誰更勝一籌?

    及其合金電子、電力、航空航天等眾多領(lǐng)域具有廣泛應(yīng)用。為了提高材料的物理和機(jī)械性能,常采用燒結(jié)工藝進(jìn)行材料制備。
    的頭像 發(fā)表于 07-13 09:05 ?845次閱讀
    無壓<b class='flag-5'>燒結(jié)</b><b class='flag-5'>銀</b>VS有壓<b class='flag-5'>燒結(jié)</b><b class='flag-5'>銀</b>:誰更勝一籌?

    150度無壓燒結(jié)用于功率器件,提升效率降低成本

    AS9373是一款使用了善仁燒結(jié)技術(shù)的無壓納米,它是一種高可靠性的芯片材料,非常適用于射頻器件、激光器件、SiC和高功率LED產(chǎn)品
    的頭像 發(fā)表于 05-23 20:25 ?225次閱讀

    TPAK SiC優(yōu)選解決方案:有壓燒結(jié)+銅夾Clip無壓燒結(jié)

    TPAK SiC優(yōu)選解決方案:有壓燒結(jié)+銅夾Clip無壓燒結(jié)
    的頭像 發(fā)表于 04-25 20:27 ?507次閱讀
    TPAK SiC優(yōu)選解決方案:有壓<b class='flag-5'>燒結(jié)</b><b class='flag-5'>銀</b>+銅夾Clip無壓<b class='flag-5'>燒結(jié)</b><b class='flag-5'>銀</b>

    一文看懂級(jí)封裝

    共讀好書 本文中,我們將重點(diǎn)介紹半導(dǎo)體封裝的另一種主要方法——級(jí)封裝(WLP)。本文將探討
    的頭像 發(fā)表于 03-05 08:42 ?1188次閱讀
    一文看懂<b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)<b class='flag-5'>封裝</b>

    燒結(jié)原理、燒結(jié)工藝流程和燒結(jié)膏應(yīng)用

    燒結(jié)原理、燒結(jié)工藝流程和燒結(jié)膏應(yīng)用
    的頭像 發(fā)表于 01-31 16:28 ?2929次閱讀
    <b class='flag-5'>燒結(jié)</b><b class='flag-5'>銀</b>原理、<b class='flag-5'>銀</b><b class='flag-5'>燒結(jié)</b><b class='flag-5'>工藝</b>流程和<b class='flag-5'>燒結(jié)</b><b class='flag-5'>銀</b>膏應(yīng)用

    級(jí)封裝的五項(xiàng)基本工藝

    本文中,我們將重點(diǎn)介紹半導(dǎo)體封裝的另一種主要方法——級(jí)封裝(WLP)。本文將探討
    發(fā)表于 01-24 09:39 ?1620次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)<b class='flag-5'>封裝</b>的五項(xiàng)基本<b class='flag-5'>工藝</b>

    級(jí)封裝燒結(jié)漿工藝

    共讀好書 李志強(qiáng) 胡玉華 張巖 翟世杰 (中國(guó)電子科技集團(tuán)公司第五十五研究所) 摘要: 選取了一種燒結(jié)漿進(jìn)行
    的頭像 發(fā)表于 01-17 18:09 ?753次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)<b class='flag-5'>封裝</b>用<b class='flag-5'>半</b><b class='flag-5'>燒結(jié)</b><b class='flag-5'>型</b><b class='flag-5'>銀</b><b class='flag-5'>漿</b><b class='flag-5'>粘</b><b class='flag-5'>接</b><b class='flag-5'>工藝</b>

    IGBT模塊燒結(jié)工藝引線鍵合工藝研究

    歡迎了解 張浩亮?方杰?徐凝華 (株洲中車時(shí)代半導(dǎo)體有限公司?新型功率半導(dǎo)體器件國(guó)家重點(diǎn)實(shí)驗(yàn)室) 摘要: 主要研究了應(yīng)用于?IGBT?模塊封裝中的燒結(jié)工藝和銅引線鍵合
    的頭像 發(fā)表于 12-20 08:41 ?1549次閱讀
    IGBT模塊<b class='flag-5'>銀</b><b class='flag-5'>燒結(jié)</b><b class='flag-5'>工藝</b>引線鍵合<b class='flag-5'>工藝</b>研究

    HRP級(jí)先進(jìn)封裝替代傳統(tǒng)封裝技術(shù)研究(HRP級(jí)先進(jìn)封裝芯片)

    隨著級(jí)封裝技術(shù)的不斷提升,眾多芯片設(shè)計(jì)及封測(cè)公司開始思考并嘗試采用級(jí)封裝技術(shù)替代傳統(tǒng)
    的頭像 發(fā)表于 11-30 09:23 ?1928次閱讀
    HRP<b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)先進(jìn)<b class='flag-5'>封裝</b>替代傳統(tǒng)<b class='flag-5'>封裝</b>技術(shù)研究(HRP<b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)先進(jìn)<b class='flag-5'>封裝</b>芯片)

    級(jí)封裝工藝流程詳解

    承載系統(tǒng)是指針對(duì)背面減薄進(jìn)行進(jìn)一步加工的系統(tǒng),該工藝一般背面研磨前使用。
    的頭像 發(fā)表于 11-13 14:02 ?4199次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)<b class='flag-5'>封裝</b>的<b class='flag-5'>工藝</b>流程詳解

    級(jí)封裝的基本流程

    介紹了級(jí)封裝的基本流程。本篇文章將側(cè)重介紹不同級(jí)封裝方法所涉及的各項(xiàng)
    的頭像 發(fā)表于 11-08 09:20 ?8643次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)<b class='flag-5'>封裝</b>的基本流程

    扇出級(jí)封裝技術(shù)的優(yōu)勢(shì)分析

    扇出級(jí)封裝技術(shù)的優(yōu)勢(shì)在于能夠利用高密度布線制造工藝,形成功率損耗更低、功能性更強(qiáng)的芯片封裝
    發(fā)表于 10-25 15:16 ?686次閱讀
    扇出<b class='flag-5'>型</b><b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)<b class='flag-5'>封裝</b>技術(shù)的優(yōu)勢(shì)分析