Altium Designer 24.0.1版本新功能說(shuō)明

Altium Designer 24.0.1

發(fā)布時(shí)間：2023年12月14日

Altium Designer 24.0.1? 離線包

15天免費(fèi)試用 Altium Designer

PCB設(shè)計(jì)改進(jìn)

任意角度差分對(duì)布線器（Open Beta版）

本次發(fā)布引入了對(duì)任意角度差分對(duì)布線的支持。當(dāng)使用Interactive Differential Pair Routing工具（Route ? Interactive Differential Pair Routing）對(duì)差分對(duì)進(jìn)行布線時(shí)，現(xiàn)在可以在Properties面板中以Differential Pair Routing模式對(duì)布線屬性進(jìn)行配置，選定Any Angle轉(zhuǎn)角樣式（）。

任意角度差分對(duì)布線支持對(duì)稱焊盤入口和間距變化。

當(dāng)從天線開(kāi)始進(jìn)行差分對(duì)布線時(shí)，該工具將保持從左到右的網(wǎng)絡(luò)順序（即，左側(cè)的延續(xù)性將仍位于左側(cè)）并支持捕捉至原始方向。

使用Any Angle轉(zhuǎn)角樣式進(jìn)行差分對(duì)布線時(shí)，按住Shift鍵即可使用切線圓弧進(jìn)行差分對(duì)布線。

任意角度差分對(duì)布線演示。

請(qǐng)注意，當(dāng)使用Route ? Gloss Selected命令時(shí)，此功能還會(huì)啟用更新后的角度差分對(duì)修線算法。

任意角度差分對(duì)布線的目前主要限制為：

目前不支持通過(guò)具有不同設(shè)計(jì)規(guī)則的Room邊界進(jìn)行布線轉(zhuǎn)換。

目前不支持SMD Entry設(shè)計(jì)規(guī)則。

目前不支持環(huán)路自動(dòng)刪除。

此功能目前處于Open Beta階段，且僅當(dāng)在Advanced Settings對(duì)話框中啟用PCB.Routing.AnyAngleDiffPairRouter選項(xiàng)時(shí)可用。

如需了解更多信息，請(qǐng)參閱Differential Pair Routing頁(yè)面。

增強(qiáng)版Layer Stack Report Setup對(duì)話框（Open Beta版）

Layer Stack Report Setup對(duì)話框（File ? Fabrication Outputs ? Report Board Stack）功能已得到增強(qiáng)，現(xiàn)在包括Layer Stack中存在的所有列。可以使用該對(duì)話框選定想要在Layer Stack Report中顯示的列。

此功能目前處于Open Beta階段，且僅當(dāng)在Advanced Settings對(duì)話框中啟用PCB.ModernBoardStackGenerator選項(xiàng)時(shí)可用。

如需了解更多信息，請(qǐng)參閱Preparing Fabrication Data頁(yè)面。

PCB CoDesign改進(jìn)

增強(qiáng)版銅皮沖突顯示和解決

現(xiàn)在可根據(jù)具體情況，將銅皮對(duì)象沖突分為引腳間連接組，以便于探索和解決更改。

現(xiàn)在可以在引腳間連接級(jí)別上，對(duì)銅皮沖突進(jìn)行解決。

添加了顏色圖例配置功能

您現(xiàn)在可以在View Configuration 面板中，為已添加、修改、刪除和未更改的對(duì)象（在PCB CoDesign面板中選定引腳間連接時(shí)未更改的對(duì)象）選定顏色。

使用View Configuration面板，對(duì)比較顏色圖例進(jìn)行配置。

其他PCB CoDesign UI更改

顯示正在進(jìn)行比較的彈出窗口，現(xiàn)在將在運(yùn)行比較后立即彈出。

添加了在更改列表中選定和取消選定入口的功能。當(dāng)某個(gè)入口（通過(guò)單擊該入口）已被選定時(shí)，再次單擊即可取消選定該入口并將設(shè)計(jì)區(qū)內(nèi)的對(duì)象高亮顯示重置。

在使用PCB CoDesign面板將更改合并后顯示的Project面板Merged圖標(biāo)（ ）菜單中，添加了Save to Server命令 – 顯示圖像。

合并更改后，單擊PCB CoDesigner面板上的Save to Server按鈕時(shí)，將在Save to Server對(duì)話框中默認(rèn)僅選定合并后的PCB文檔 - 顯示圖像。

運(yùn)行合并更改時(shí)，現(xiàn)在將會(huì)出現(xiàn)一個(gè)新彈出窗口，提示正在進(jìn)行合并 - 顯示圖像。

如需了解更多信息，請(qǐng)參閱PCB CoDesign 頁(yè)面。

約束管理器改進(jìn)

將差分對(duì)類別添加到間距矩陣中

自本次發(fā)布以后，您即可將網(wǎng)絡(luò)類和差分對(duì)類添加到Clearances Matrix（Clearances視圖）中。

在PCB端對(duì)自定義拓?fù)浣Y(jié)構(gòu)進(jìn)行編輯

現(xiàn)在可以將網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)定義為Custom，并在從PCB端訪問(wèn)網(wǎng)絡(luò)時(shí)根據(jù)需要在Constraint Manager中對(duì)其進(jìn)行編輯。

編輯約束集時(shí)傳播拓?fù)浣Y(jié)構(gòu)更改

當(dāng)對(duì)包含自定義拓?fù)浣Y(jié)構(gòu)的Constraint Set進(jìn)行編輯時(shí)，對(duì)拓?fù)浣Y(jié)構(gòu)所做更改現(xiàn)在將傳播到應(yīng)用此Constraint Set的其他對(duì)象。

具備了刪除xSignals的能力

現(xiàn)在可以從Electrical視圖的xSignals選項(xiàng)卡中，刪除xSignal。操作時(shí)，請(qǐng)右鍵單擊xSignal，然后從上下文菜單中選定xSignals ? Remove xSignal命令。

Constraint Manager交叉選定

在本次發(fā)布中，添加了從Constraint Manager中交叉選定對(duì)象的功能。（使用Constraint Manager、原理圖或PCB編輯器Tools主菜單中的Cross Select Mode命令）啟用交叉選定模式后，在Constraint Manager中選定的對(duì)象亦會(huì)在原理圖和PCB文檔中被選定，反之亦然。

增強(qiáng)了展開(kāi)/折疊狀態(tài)

除預(yù)定義節(jié)點(diǎn)（例如，All Nets）以外，所有節(jié)點(diǎn)現(xiàn)在均默認(rèn)在Physical和Electrical視圖中折疊。您可以使用新Expand All和Collapse All右鍵單擊菜單命令來(lái)控制網(wǎng)格節(jié)點(diǎn)。

如需了解更多信息，請(qǐng)參閱 Defining Design Requirements Using the Constraint Manager 頁(yè)面。?

3D-MID設(shè)計(jì)（Open Beta版）

3D-MID技術(shù)將電路與三維機(jī)械部件相結(jié)合。此項(xiàng)功能融合給各種應(yīng)用領(lǐng)域帶來(lái)了無(wú)限可能。

一直以來(lái)，由于缺乏合適的ECAD工具，3D-MID設(shè)計(jì)人員通常僅限于使用MCAD封裝。這種工作方式會(huì)存在許多固有問(wèn)題，尤其是其無(wú)法通過(guò)電氣智能來(lái)驅(qū)動(dòng)電路布局，并且存在與將2D手動(dòng)繪制草圖投影到3D表面相關(guān)的困難。

Altium Designer中新3D-MID編輯器允許您將標(biāo)準(zhǔn)表貼元件放置在3D-MID文檔內(nèi)的3D形狀上，并沿形狀表面進(jìn)行導(dǎo)線布線以完成布局。

然后，可以將完成的設(shè)計(jì)導(dǎo)出為L(zhǎng)aser Direct Structuring（LDS）制造工藝所需的文件格式。

如需了解關(guān)于此功能的詳細(xì)信息，請(qǐng)參閱3D-MID Design。

請(qǐng)注意，Altium Designer Standard Subscription不支持3D-MID功能。如果您對(duì)3D-MID感興趣并擁有Standard Subscription，請(qǐng)與Altium銷售代表聯(lián)系，以了解您的評(píng)估選項(xiàng)。

此功能目前處于Open Beta階段，且僅當(dāng)在Advanced Settings對(duì)話框中啟用System.3DMID選項(xiàng)時(shí)可用。

線束設(shè)計(jì)改進(jìn)

將布局標(biāo)簽視為BOM中的元件

Layout Drawing中的布局標(biāo)簽現(xiàn)在被視為BOM中的元件，并支持部件選擇和分組。

如需了解更多信息，請(qǐng)參閱Creating the Harness Layout Drawing頁(yè)面。

在連接表和接線列表中添加了列

在Manufacturing Drawing（*.HarDwf）的Connection Table和Wiring List中添加了其他列，以確保您可以輕松查看設(shè)計(jì)區(qū)內(nèi)的附加信息。Crimp（部件編號(hào)）、Cable、ToPin和ToPart均已添加到Connection Table中；FromCrimp、ToCrimp和Cable均已添加到Wiring List中。在Properties面板中切換眼睛圖標(biāo)，以顯示/隱藏連接表中的所需列。

如需了解更多信息，請(qǐng)參閱 Creating a Manufacturing Drawing for a Harness Design 頁(yè)面。

平臺(tái)改進(jìn)

支持長(zhǎng)路徑名稱（Open Beta版）

在本次發(fā)布中，實(shí)現(xiàn)了對(duì)長(zhǎng)路徑名稱的支持。當(dāng)文件名稱的文件路徑超過(guò)256個(gè)字符時(shí)，現(xiàn)在支持對(duì)文件執(zhí)行以下操作：

從連接的Workspace打開(kāi)項(xiàng)目。

使本地項(xiàng)目在Workspace中可用。

更改Outjob文件中的文件夾路徑。

使用Outjob文件或Project Releaser生成輸出。

將項(xiàng)目作為項(xiàng)目模板保存到Workspace中。

自Windows 10版本1607開(kāi)始，已將MAX_PATH限制從常用Win32文件和目錄函數(shù)中刪除。但是，您必須通過(guò)更改Altium Designer所在計(jì)算機(jī)的注冊(cè)表項(xiàng)來(lái)選擇加入新功能。如需了解更多信息，請(qǐng)參閱Support for Long Path Names頁(yè)面。執(zhí)行此操作后，請(qǐng)務(wù)必重新啟動(dòng)計(jì)算機(jī)。

警告：不恰當(dāng)?shù)匦薷淖?cè)表，可能會(huì)導(dǎo)致Windows無(wú)法使用。請(qǐng)您自行承擔(dān)使用Registry Editor的風(fēng)險(xiǎn)，并按照Microsoft文章How to back up and restore the registry in Windows中的說(shuō)明進(jìn)行注冊(cè)表備份。

當(dāng)發(fā)布使用長(zhǎng)路徑到Enterprise Server Workspace的項(xiàng)目時(shí)，還應(yīng)配置安裝Altium On-Prem Enterprise Server的PC：了解更多。

此功能目前處于Open Beta階段，且僅當(dāng)在Advanced Settings對(duì)話框中啟用System.LongPathsSupport選項(xiàng)時(shí)可用。請(qǐng)注意，此選項(xiàng)僅當(dāng)將LongPathsEnabled注冊(cè)表項(xiàng)設(shè)置為1時(shí)可用。

如需了解更多信息，請(qǐng)參閱Support for Long Path Names頁(yè)面。

導(dǎo)入/導(dǎo)出改進(jìn)

xDX Designer導(dǎo)入增強(qiáng)功能

本次發(fā)布中提供了許多與將xDX Designer設(shè)計(jì)文件導(dǎo)入Altium Designer相關(guān)的關(guān)鍵改進(jìn)和修復(fù)。

添加了僅導(dǎo)入符號(hào)功能

Mentor xDxDesigner Import Wizard的Reporting Options頁(yè)面現(xiàn)在包括僅允許導(dǎo)入符號(hào)的Import symbols only選項(xiàng)。啟用此選項(xiàng)后，即使原始元件庫(kù)中多個(gè)元件使用該符號(hào)，元件庫(kù)數(shù)據(jù)庫(kù)中的相同符號(hào)亦將作為單個(gè)原理圖符號(hào)導(dǎo)入，并且參數(shù)不會(huì)導(dǎo)入到Altium Designer中的符號(hào)內(nèi)。

此外，啟用此選項(xiàng)后，Wizard的下一頁(yè)將建議通過(guò)啟用Generate Pin Mapping and Component Models/Parameters Combined CSV選項(xiàng)，以CSV格式生成部件符號(hào)和引腳映射數(shù)據(jù)。啟用此選項(xiàng)后，即可使用可用字段對(duì)Oracle DB連接參數(shù)和參數(shù)映射文件進(jìn)行定義。

多部件符號(hào)導(dǎo)入改進(jìn)

導(dǎo)入Altium Designer時(shí)，多部件符號(hào)會(huì)收到一個(gè)Design Item ID，以及在xDX Designer中定義的第一個(gè)和最后一個(gè)部件名稱。此類組合型Design Item ID亦可用在生成的CSV文件中。

此外，將符號(hào)中部件導(dǎo)入Altium Designer的順序現(xiàn)在與原始元件庫(kù)中定義的順序相同。

符號(hào)導(dǎo)入改進(jìn)

其他導(dǎo)入改進(jìn)包括：

現(xiàn)在可導(dǎo)入符號(hào)中的靜態(tài)文本字符串。

xDX Designer中用于否定的‘~’字符現(xiàn)在被轉(zhuǎn)換為引腳名稱中的‘’字符，以確?？稍贏ltium Designer中正確表示否定符號(hào)。

Mentor xDxDesigner Import Wizard的Reporting Options頁(yè)面現(xiàn)在包括Import pin customizations（字體大?。┻x項(xiàng)。啟用此選項(xiàng)后，引腳位號(hào)標(biāo)識(shí)符和名稱均將以與xDX Designer中的相同字體大小，被導(dǎo)入Altium Designer。

如需了解更多信息，請(qǐng)參閱Importing a Design from xDX Designer or DxDesigner 頁(yè)面。

Mentor Expedition導(dǎo)入改進(jìn)

添加了選擇擠壓體層的功能

您現(xiàn)在可以在使用Import Wizard導(dǎo)入Mentor Expedition文件時(shí)，選定創(chuàng)建擠壓體時(shí)需要的層。添加想要導(dǎo)入的Mentor PCB和Library文件后，使用Current User Layer Mappings頁(yè)面上的Create extruded body from drop-down從Placement Outline或Assembly Outline中進(jìn)行選擇。啟用該選項(xiàng)后，其將默認(rèn)為Placement Outline。

Placement Outline改進(jìn)

現(xiàn)在可以將Placement Outlines作為基元導(dǎo)入到Top/Bottom 3D Body組裝層的Placement Outline上。

如需了解更多信息，請(qǐng)參閱 Importing a Design from Xpedition 頁(yè)面。

電路仿真改進(jìn)

P-Channel晶體管的輸出電流反相

P-Channel晶體管（BJT、JFET、MOSFET、MESFET）的輸出電流現(xiàn)在將被視為流入電流，以確保其與N-Channel晶體管一致。

如需了解更多信息，請(qǐng)參閱 Creating a Simulation Model 頁(yè)面。

Ansys CoDesigner（Open Beta版）

本次發(fā)布介紹了在ECAD與Simulation域之間實(shí)現(xiàn)真正協(xié)作設(shè)計(jì)（CoDesign）的第一步。到目前為止，這兩個(gè)孤立領(lǐng)域的工程師不得不依賴手動(dòng)導(dǎo)出/導(dǎo)入文件流程，這些流程與設(shè)計(jì)修訂以及變更和結(jié)果的溝通（通常通過(guò)電子郵件）只能在設(shè)計(jì)領(lǐng)域之間手動(dòng)交互。

隨著Ansys CoDesigner功能的推出，ECAD工程師（使用Altium Designer）現(xiàn)在可以與SIM工程師同事（使用Ansys Electronics Desktop（AEDT））進(jìn)行無(wú)縫協(xié)作設(shè)計(jì)。Altium 365 Workspace將作為兩個(gè)領(lǐng)域之間的橋梁，促進(jìn)雙方開(kāi)展協(xié)作。本次首次發(fā)布包括對(duì)以下關(guān)鍵元素的支持：

兩個(gè)領(lǐng)域之間可實(shí)現(xiàn)設(shè)計(jì)更改雙向推/拉。在Altium Designer中，可以檢測(cè)針對(duì)層堆棧以及材料、元件和基元所做的更改，并可在AEDT中進(jìn)行應(yīng)用。從AEDT中，可以通過(guò)EDB文件，推送針對(duì)層堆棧和材料的擬議更改，并在Altium Designer中進(jìn)行檢測(cè)/應(yīng)用。

可將仿真結(jié)果從AEDT推送到Altium 365 Workspace，并與設(shè)計(jì)修訂建立關(guān)聯(lián)，以通過(guò)Workspace的瀏覽器界面對(duì)其進(jìn)行查看，并在Altium Designer中進(jìn)行預(yù)覽。

使用注釋系統(tǒng)進(jìn)行雙向通信，且每個(gè)注釋線程均隨附于設(shè)計(jì)中的特定元件。

Ansys CoDesigner目前支持2023 R1和2023 R2版本的AEDT。

如需了解更多信息，請(qǐng)參閱 Ansys CoDesigner 頁(yè)面。

請(qǐng)注意，Altium Designer Standard Subscription不支持Ansys CoDesigner。

此功能目前處于Open Beta階段，且僅當(dāng)安裝Ansys CoDesigner（用于Altium Designer）和Altium Link（用于Ansys Electronics Desktop）擴(kuò)展時(shí)可用。后者可以通過(guò)聯(lián)系 ansyscollaboration@altium.com 獲得。

Power Analyzer by Keysight改進(jìn)

添加了在同一元件上為多個(gè)網(wǎng)絡(luò)分配電流的功能

在本次發(fā)布中，添加了在同一元件上為不同串行元素的多個(gè)網(wǎng)絡(luò)分配電流的功能。

配置IC（Current）型負(fù)載時(shí)，您可以看到負(fù)載元件的所有引腳，這些引腳通過(guò)不同串行元件與源連接，并能夠選定所需的引腳。

在以下示例中，5V電源網(wǎng)絡(luò)通過(guò)R4和R5串行元件連接到LCD1元件的兩個(gè)引腳。擴(kuò)展電源網(wǎng)絡(luò)并將LCD1作為負(fù)載添加后，可根據(jù)需要在Load Properties對(duì)話框中對(duì)兩個(gè)引腳進(jìn)行選定和配置。

如需了解更多信息，請(qǐng)參閱Power Analyzer QuickStart Guide頁(yè)面。

Altium Designer 24.0中完全公開(kāi)的功能

以下功能現(xiàn)已在本次發(fā)布中正式公開(kāi)：

約束管理器 - 自23.11版開(kāi)始提供

PCB CoDesign - 自23.10版開(kāi)始提供

線束設(shè)計(jì) - 自23.0版開(kāi)始提供

改進(jìn)版最小孔環(huán)違規(guī)檢測(cè) - 自22.10版開(kāi)始提供

審核編輯：湯梓紅