了解抖動(dòng)對(duì)高速鏈路的影響并將其降至最低

作者：Bill Schweber

時(shí)鐘振蕩器通過(guò)對(duì)系統(tǒng)組件進(jìn)行起搏來(lái)提供現(xiàn)代電路的定時(shí)心跳。隨著系統(tǒng)速度提高到數(shù)百兆赫茲 （MHz） 或更高，這些時(shí)鐘必須更快并提供非常低的抖動(dòng)（通常低于 100 飛秒 （fs））以保持系統(tǒng)性能。盡管溫度和電壓會(huì)發(fā)生變化，但它們還必須隨著時(shí)間的推移保持其低抖動(dòng)規(guī)格。

一些抖動(dòng)是由信號(hào)路徑噪聲和失真引起的，使用時(shí)鐘恢復(fù)和重定時(shí)技術(shù)可以在一定程度上減少抖動(dòng)。然而，抖動(dòng)也由時(shí)鐘源產(chǎn)生，時(shí)鐘源通常是一個(gè)振蕩器。這是由于各種物理現(xiàn)象造成的，包括熱噪聲、工藝缺陷、電源噪聲、進(jìn)入時(shí)鐘振蕩器的其他外部噪聲、材料應(yīng)力和許多其他微妙因素。無(wú)論來(lái)源如何，設(shè)計(jì)人員都應(yīng)盡一切可能將固有的時(shí)鐘抖動(dòng)降至最低，因?yàn)槿毕菔遣豢赡娴摹?/p>

本文從不同角度討論了抖動(dòng)問(wèn)題。然后介紹了[Abracon LLC]的不同時(shí)鐘振蕩器，并展示了如何通過(guò)將時(shí)鐘振蕩器性能與應(yīng)用相匹配來(lái)最小化抖動(dòng)。

抖動(dòng)基礎(chǔ)知識(shí)

時(shí)鐘抖動(dòng)是時(shí)鐘邊沿與其理想時(shí)間位置的偏差。這種抖動(dòng)會(huì)影響時(shí)鐘信號(hào)起搏的數(shù)據(jù)信號(hào)的定時(shí)精度和傳輸精度，導(dǎo)致接收器解碼/解調(diào)電路或其他系統(tǒng)IC的信噪比（SNR）下降。這會(huì)導(dǎo)致更高的誤碼率 （BER）、增加重傳并降低有效數(shù)據(jù)吞吐量。

鑒于其重要性，時(shí)鐘抖動(dòng)在通過(guò)電纜、連接器或電路板將信號(hào)從發(fā)射源傳遞到接收器的系統(tǒng)中被廣泛分析。根據(jù)應(yīng)用的不同，可以通過(guò)多種方式進(jìn)行表征，包括周期間抖動(dòng)、周期抖動(dòng)和長(zhǎng)期抖動(dòng)（圖 1）。

圖 1：術(shù)語(yǔ)“抖動(dòng)”包含許多時(shí)序變化，包括周期間抖動(dòng)、周期抖動(dòng)和長(zhǎng)期抖動(dòng)。（圖片來(lái)源：VLSI Universe）

• 周期間抖動(dòng)表示兩個(gè)連續(xù)周期內(nèi)時(shí)鐘周期的變化，與頻率隨時(shí)間的變化無(wú)關(guān)。
• 周期抖動(dòng)是任何時(shí)鐘周期相對(duì)于其平均周期的偏差。它是理想時(shí)鐘周期和實(shí)際時(shí)鐘周期之間的差值，可以指定為均方根 （RMS） 周期抖動(dòng)或峰峰值周期抖動(dòng)。
• 長(zhǎng)期抖動(dòng)是指時(shí)鐘邊沿在較長(zhǎng)時(shí)間內(nèi)偏離其理想位置。這有點(diǎn)類(lèi)似于漂移。

抖動(dòng)會(huì)破壞其他子功能、組件或系統(tǒng)用于實(shí)現(xiàn)低 BER 數(shù)據(jù)恢復(fù)的時(shí)序，或同步系統(tǒng)中內(nèi)存元件或處理器等組件的節(jié)奏。從圖2的眼圖中可以看出，這是位時(shí)序中交叉點(diǎn)的加寬。

圖 2：在眼圖中，抖動(dòng)被視為數(shù)據(jù)流中關(guān)鍵時(shí)序交叉點(diǎn)的擴(kuò)展。（圖片來(lái)源：Kevin K. Gifford/科羅拉多大學(xué)）

對(duì)于串行數(shù)據(jù)鏈路，接收端的電路必須嘗試重新建立自己的時(shí)鐘，以實(shí)現(xiàn)最佳的數(shù)據(jù)流解碼。為此，它必須同步并鎖定到源時(shí)鐘上，通常使用鎖相環(huán) （PLL）。抖動(dòng)會(huì)影響系統(tǒng)精確執(zhí)行此操作的能力，從而影響其以低 BER 恢復(fù)數(shù)據(jù)的能力。

請(qǐng)注意，抖動(dòng)可以在時(shí)域和頻域中測(cè)量;兩者都是對(duì)同一現(xiàn)象同樣有效的觀點(diǎn)。相位噪聲是振蕩器信號(hào)周?chē)肼曨l譜的頻域視圖，而抖動(dòng)是振蕩器周期定時(shí)精度的時(shí)域測(cè)量。

抖動(dòng)測(cè)量可以用多種方式表示。它通常使用時(shí)間單位引用，例如“10 皮秒的抖動(dòng)”（ps）。均方根 （RMS） 相位抖動(dòng)是從相位噪聲（頻域）測(cè)量得出的時(shí)域參數(shù)。抖動(dòng)有時(shí)也稱(chēng)為相位抖動(dòng)，這可能會(huì)造成混淆，但它仍然是時(shí)域抖動(dòng)參數(shù)。

隨著鏈路工作頻率及其時(shí)鐘從幾十MHz加速到數(shù)百M(fèi)Hz甚至更高，時(shí)鐘源上的允許抖動(dòng)降低到100 fs左右或更低。這些頻率適用于光模塊、云計(jì)算、網(wǎng)絡(luò)和高速以太網(wǎng)，所有這些功能和應(yīng)用都需要 100 至 212/215 MHz 的載波頻率和高達(dá) 400 Gbps 的數(shù)據(jù)速率。

管理晶體

創(chuàng)建穩(wěn)定、一致、準(zhǔn)確頻率時(shí)鐘信號(hào)的最常見(jiàn)方法是使用石英晶體振蕩器。相關(guān)的振蕩器電路支持晶體。有許多這樣的電路系列，每個(gè)系列都有不同的權(quán)衡。自 1930 年代以來(lái)，晶體一直用于中頻（300 千赫茲 （kHz） 至 3 MHz）和高頻（3 至 30 MHz）射頻頻段的無(wú)線(xiàn)電通信。

生成低抖動(dòng)時(shí)鐘的一種廣泛使用的方法是使用基于PLL的架構(gòu)的眾多變體之一。例如，Abracon 的 AX5 和 AX7 ClearClock? 系列器件分別采用 5 × 3.2 mm 和 5 × 7 mm 封裝，采用先進(jìn)的 PLL 技術(shù)，可實(shí)現(xiàn)卓越的低抖動(dòng)性能（圖 3）。

圖 3：Abracon AX5 和 AX7 時(shí)鐘振蕩器采用多種基于 PLL 的設(shè)計(jì)之一，但進(jìn)行了細(xì)微的增強(qiáng)，以最大限度地減少抖動(dòng)。（圖片來(lái)源：Abracon）

除了工作頻率和振蕩器設(shè)計(jì)外，抖動(dòng)性能還受到振蕩器核心石英晶體物理尺寸的影響。隨著該晶體尺寸的減小，提供卓越的RMS抖動(dòng)性能變得更具挑戰(zhàn)性。

對(duì)于 100 至 200 MHz 頻段的時(shí)鐘解決方案，并且外形尺寸比基于 PLL 的 AX5 和 AX7 器件更小，需要一種新的振蕩器架構(gòu)。這些對(duì)較小尺寸的要求通常與最新一代的光收發(fā)器和模塊有關(guān)。設(shè)計(jì)100至200 MHz范圍內(nèi)的時(shí)鐘振蕩器有四種既定方法：

1. 使用帶有倒臺(tái)面石英坯的石英振蕩器作為諧振器元件
2. 使用帶有三泛音石英坯的石英振蕩器作為諧振器元件
3. 使用基于低于50 MHz的第三泛音/基波模式石英空白的振蕩器環(huán)路，或基于低于50 MHz的溫度補(bǔ)償晶體振蕩器，與整數(shù)或小數(shù)模式PLL IC配合
4. 使用基于低于 50 MHz 微機(jī)電系統(tǒng) （MEMS） 諧振器的振蕩器環(huán)路，與整數(shù)或小數(shù)模 PLL IC 配合

選項(xiàng) 1 不能提供最佳的 RMS 抖動(dòng)性能，也不是最具成本效益的解決方案。選項(xiàng) 3 變得復(fù)雜且存在性能缺陷，而選項(xiàng) 4 的 MEMS 諧振器方法不符合 200 fs 最大 RMS 抖動(dòng)的主要性能標(biāo)準(zhǔn)。相比之下，選項(xiàng) 2 使用優(yōu)化設(shè)計(jì)的第三泛音石英坯料，并考慮了電極的幾何形狀和切割角度的優(yōu)化。這種組合在成本、性能和尺寸方面是最佳的。

使用這種方法，Abracon 開(kāi)發(fā)了“第三泛音”ClearClock 解決方案（圖 4）。這些器件采用更安靜的架構(gòu)，在小至 2.5 × 2.0 x 1.0 mm 的微型封裝中實(shí)現(xiàn)了卓越的超低 RMS 抖動(dòng)性能和極高的能效。

圖 4：Abracon 的“第三泛音”ClearClock 解決方案使用更安靜的架構(gòu)來(lái)提高整體性能和能效。（圖片來(lái)源：Abracon）

在該方案中，精心設(shè)計(jì)第三泛音晶體空白，以及對(duì)所需載波信號(hào)進(jìn)行適當(dāng)?shù)臑V波和“捕獲”，可確保在所需載波頻率下具有出色的RMS抖動(dòng)性能。

該架構(gòu)不使用典型的PLL方法，因此沒(méi)有上變頻。因此，不需要標(biāo)準(zhǔn)的PLL小數(shù)或整數(shù)乘法，最終輸出頻率與第三泛音石英晶體的諧振頻率具有一一對(duì)應(yīng)的相關(guān)性。由于沒(méi)有小數(shù)或整數(shù)乘法，因此簡(jiǎn)化了設(shè)計(jì)，并以盡可能小的尺寸實(shí)現(xiàn)了最小的抖動(dòng)。

現(xiàn)實(shí)中的規(guī)格和性能

時(shí)鐘振蕩器不僅僅是一個(gè)晶體及其模擬電路。它們包括緩沖，以確保振蕩器輸出負(fù)載及其短期和長(zhǎng)期變化不會(huì)影響設(shè)備的性能。它們還支持各種差分?jǐn)?shù)字邏輯輸出電平，以實(shí)現(xiàn)電路兼容性。這種兼容性消除了對(duì)外部邏輯電平轉(zhuǎn)換IC的需求。這樣的IC會(huì)增加成本、占用空間和抖動(dòng)。

由于時(shí)鐘振蕩器用于許多具有不同軌電壓的不同應(yīng)用，因此它們必須提供各種電源電壓，例如 +1.8 V、+2.5 V 或 +3.3 V，以及通常為 2.25 至 3.63 V 的自定義值。它們還必須具有不同的輸出格式選項(xiàng)，例如低壓正/偽發(fā)射極耦合邏輯 （ LVPECL ） 和低壓差分信號(hào) （LVDS） 以及其他格式。

[看看AK2A和AK3A]這兩個(gè)晶體時(shí)鐘振蕩器系列，可以證明通過(guò)對(duì)材料、設(shè)計(jì)、架構(gòu)和測(cè)試的深入理解和集成可以實(shí)現(xiàn)的目標(biāo)。這兩個(gè)系列是相似的，它們的突出區(qū)別在于尺寸和最大頻率。

[AK2A]系列：該系列晶體振蕩器的標(biāo)稱(chēng)頻率為 100 至 200 MHz，工作電壓為 2.5 V、3.3 V 和 2.25 至 3.63 V，具有 LVPECL、LVDS 和 HCSL 差分輸出邏輯。

所有系列成員都具有相似的性能，包括低 RMS 抖動(dòng)。例如，[AK2ADDF1-100.000T] 是一款 100.00 MHz、3.3 V 器件，具有 LVDS 輸出和 160.2 fs 的 RMS 抖動(dòng)（圖 5）。其頻率穩(wěn)定性非常出色，在整個(gè)溫度范圍內(nèi)優(yōu)于百萬(wàn)分之 ±15 （ppm），采用尺寸為 2.5 × 2.0 × 1.0 mm 的 6 引腳表面貼裝器件 （SMD） 封裝。

圖 5：AK2ADDF1-100.000T 是一款具有 LVDS 輸出的 3.3 V、100 MHz 器件，抖動(dòng)為 160 fs。（圖片來(lái)源：Abracon）

但是，隨著時(shí)鐘頻率的增加，抖動(dòng)必須降低才能保持系統(tǒng)級(jí)性能。對(duì)于156.25 MHz LVDS振蕩器[AK2ADDF1-156.2500T]，典型RMS抖動(dòng)降至83 fs。

[AK3A]系列：AK3A 系列器件比 AK2A 系列器件略大，尺寸為 3.2 × 2.5 × 1.0 mm（圖 6）。提供版本，額定頻率為 212.5 MHz，略高于 AK2A 系列的 200 MHz 限制。

圖 6：AK3A（右）晶體振蕩器比 AK2A 系列（左）略長(zhǎng)、更寬;版本的頻率最高可達(dá) 212.5 MHz，而 AK2A 的頻率為 200 MHz。（圖片來(lái)源：Abracon）

此 AK3A 器件的整體規(guī)格與相應(yīng)的 AK2A 系列產(chǎn)品相似。[例如，AK3ADDF1-156.2500T3] 是一款 156.25 MHz LVDS 振蕩器，其典型 RMS 抖動(dòng)為 81 fs，略好于 AK2A 系列的相應(yīng)產(chǎn)品。

兩個(gè)系列的抖動(dòng)因工作頻率、工作電壓、封裝尺寸和輸出選擇而異。

其他實(shí)際注意事項(xiàng)

僅僅擁有一個(gè)僅在出廠當(dāng)天就達(dá)到規(guī)格的時(shí)鐘振蕩器是不夠的。與所有元件（尤其是模擬和無(wú)源元件）一樣，由于組成材料的老化和內(nèi)應(yīng)力，這些振蕩器會(huì)隨著時(shí)間的推移而漂移。

對(duì)于高性能時(shí)鐘振蕩器來(lái)說(shuō)，這一現(xiàn)實(shí)尤其具有挑戰(zhàn)性，因?yàn)闆](méi)有方便或簡(jiǎn)單的方法可以通過(guò)添加軟件或智能電路來(lái)糾正或補(bǔ)償這種漂移。但是，有一些方法可以減輕漂移的影響。其中包括最終用戶(hù)長(zhǎng)時(shí)間老化以加速振蕩器老化，或在烘箱控制的外殼中使用溫度穩(wěn)定的振蕩器。前者耗時(shí)且對(duì)供應(yīng)鏈構(gòu)成挑戰(zhàn)，而后者則體積龐大、成本高昂且耗電。

認(rèn)識(shí)到老化是一個(gè)關(guān)鍵參數(shù)，Abracon 的 ClearClock 系列在 10 到 20 年的整個(gè)最終產(chǎn)品壽命范圍內(nèi)提供嚴(yán)格的、全面的頻率精度。在此期間，Abracon 確保符合優(yōu)于 ±50 ppm 的頻率穩(wěn)定性。這是通過(guò)精心選擇和制造第三泛音晶體并對(duì)其進(jìn)行調(diào)節(jié)來(lái)實(shí)現(xiàn)的，使其在-20°C至+70°C范圍內(nèi)達(dá)到±15 ppm的穩(wěn)定性，在-40°C至+85°C范圍內(nèi)達(dá)到±25 ppm的穩(wěn)定性。

與往常一樣，工程是關(guān)于權(quán)衡的。與前代系列（分別為第一代 AK2 和 AX3）相比，Abracon AK2A 和 AK3A 系列通過(guò)使用下一代（第二代）振蕩器 ASIC 提供了改進(jìn)的抖動(dòng)噪聲性能，從而確保了超低 RMS 抖動(dòng)性能。

這種改進(jìn)是以功耗略有增加為代價(jià)的。最大電流消耗從第一代的 50 毫安 （mA） 增加到第二代的 60 毫安，盡管低壓設(shè)備運(yùn)行的電流約為該值的一半。因此，第二代 ClearClock 振蕩器提供超低 RMS 抖動(dòng)，同時(shí)仍保持低功耗。

結(jié)論

定時(shí)振蕩器是數(shù)據(jù)鏈路或時(shí)鐘功能的核心，其精度、抖動(dòng)和穩(wěn)定性是實(shí)現(xiàn)所需系統(tǒng)級(jí)性能（包括高信噪比和低誤碼率）的關(guān)鍵參數(shù)。通過(guò)創(chuàng)新的材料選擇和架構(gòu)，可以實(shí)現(xiàn)更高的時(shí)鐘頻率，這些材料和架構(gòu)符合行業(yè)及其各種標(biāo)準(zhǔn)所要求的嚴(yán)格性能規(guī)范。Abracon AK2A 和 AK3A 系列在 100 至 200 MHz 范圍內(nèi)具有低于 100 fs 的抖動(dòng)，采用 SMD 封裝，每側(cè)僅幾毫米。