臺(tái)積電：規(guī)劃1萬億晶體管芯片封裝策略

據(jù)報(bào)道，臺(tái)積電在近期舉行的IEDM 2023會(huì)議上制定了芯片封裝計(jì)劃，其中包括提供擁有萬億晶體管能力的封裝產(chǎn)品，該計(jì)劃與早前英特爾所披露的規(guī)劃相似。然而，需要注意的是，這個(gè)萬億晶體管并非指單個(gè)芯片封裝的總量，而是源于多個(gè)3D封裝小芯片。盡管如此，臺(tái)積電仍在全力以赴提高單片芯片的制造潛能，爭取開發(fā)出含有兩千億晶體管的封裝芯片。

為達(dá)成此目標(biāo)，公司正加緊推進(jìn)N2和N2P級(jí)別的2nm制造節(jié)點(diǎn)研究，并同步發(fā)展A14和A10級(jí)別的1.4nm加工工藝，預(yù)計(jì)到2030年可以實(shí)現(xiàn)。此外，臺(tái)積電預(yù)計(jì)封裝技術(shù)，如CoWoS、InFO、SoIC等會(huì)不斷優(yōu)化升級(jí)，使他們有望在2030年前后打造出超萬億晶體管的大規(guī)模封裝解決方案。

值得一提的是，臺(tái)積電在本次會(huì)議中還透露他們已全面啟動(dòng)1.4nm級(jí)制作流程研發(fā)工作。同樣，該公司再次確認(rèn)，按照原定計(jì)劃，2nm級(jí)制造流程將從2025年起進(jìn)入大規(guī)模商業(yè)化。