新思科技攜手臺(tái)積公司推出“從架構(gòu)探索到簽核” 統(tǒng)一設(shè)計(jì)平臺(tái)

新思科技3DIC Compiler集成了3Dblox 2.0標(biāo)準(zhǔn)，可用于異構(gòu)集成和“從架構(gòu)探索到簽核”的完整解決方案。

新思科技 UCIe PHY IP在臺(tái)積公司N3E工藝上實(shí)現(xiàn)了首次通過(guò)硅片的成功（first-pass silicon success），可提供低延遲、低功耗和高帶寬的芯片間連接。

UCIe PHY IP與3DIC Compiler的結(jié)合將有效優(yōu)化多裸晶系統(tǒng)設(shè)計(jì)，能夠以更低的集成風(fēng)險(xiǎn)實(shí)現(xiàn)更高的結(jié)果質(zhì)量。

新思科技（Synopsys）兩月前宣布進(jìn)一步擴(kuò)大與臺(tái)積公司的合作，雙方攜手通過(guò)可支持最新3Dblox 2.0標(biāo)準(zhǔn)和臺(tái)積公司3DFabric技術(shù)的全面解決方案不斷優(yōu)化多裸晶系統(tǒng)（Multi-Die）設(shè)計(jì)。新思科技多裸晶系統(tǒng)解決方案包括 “從架構(gòu)探索到簽核”統(tǒng)一設(shè)計(jì)平臺(tái)3DIC Compiler，可提供行業(yè)領(lǐng)先的設(shè)計(jì)效率，來(lái)實(shí)現(xiàn)芯片的容量和性能要求。此外，新思科技UCIe IP也已在臺(tái)積公司領(lǐng)先的N3E先進(jìn)工藝上取得了首次通過(guò)硅片的成功，實(shí)現(xiàn)了die-to-die高速無(wú)縫互連。

▲新思科技UCIe PHY IP在臺(tái)積公司N3E工藝上首次通過(guò)硅片的成功，展示了充足的鏈路裕量

“臺(tái)積公司長(zhǎng)期與新思科技緊密合作，為芯片開(kāi)發(fā)者提供差異化的解決方案，幫助他們解決從早期架構(gòu)到制造過(guò)程中面臨的高度復(fù)雜的挑戰(zhàn)。我們與新思科技的長(zhǎng)期合作，讓我們的共同客戶能夠采取針對(duì)性能和功耗效率優(yōu)化的解決方案，以應(yīng)對(duì)高性能計(jì)算、數(shù)據(jù)中心和汽車(chē)應(yīng)用領(lǐng)域的多裸晶系統(tǒng)設(shè)計(jì)要求?！?/p>

Dan Kochpatcharin

設(shè)計(jì)基礎(chǔ)設(shè)施管理部負(fù)責(zé)人

臺(tái)積公司

“我們與臺(tái)積公司強(qiáng)強(qiáng)聯(lián)合，為多裸晶系統(tǒng)提供了全面、可擴(kuò)展的解決方案，實(shí)現(xiàn)了前所未有的芯片性能和設(shè)計(jì)效率。采用3Dblox 2.0等通用標(biāo)準(zhǔn)在統(tǒng)一設(shè)計(jì)平臺(tái)上進(jìn)行多裸晶系統(tǒng)設(shè)計(jì)的架構(gòu)探索、分析和簽核，并結(jié)合在臺(tái)積公司N3E工藝上已實(shí)現(xiàn)首次通過(guò)硅片成功的新思科技UCIe PHY IP，客戶能夠進(jìn)一步加速?gòu)脑缙诩軜?gòu)探索到制造的系統(tǒng)設(shè)計(jì)全流程?！?/p>

Sanjay Bali

EDA事業(yè)部戰(zhàn)略與產(chǎn)品管理副總裁

審核編輯：劉清