基于嵌入式RISC-V處理器核輕松實現(xiàn)DSP擴展設計
→ Codasip Studio and RISC-V 處理器核
從標準處理器核開始，無需“冷啟動”
? 基于已開發(fā)的嵌入式或應用處理器核 (如L31等）
? 高質量水準，達量產標準
? 完全符合RISC-V規(guī)范
通過Codasip Studio實現(xiàn)您需要的差異化
? 可配置/可定制
? 使用CodAL體系結構描述語言（類C高級語言）
→ 用CodAL實現(xiàn)DSP加速器
→ DSP定制如何影響PPA
基于嵌入式RISC-V核定制專用DSP，以處理如上四種代表性的DSP算法為例。性能和能耗分別提升和縮減為14.4倍和0.27倍（FFT），14.4倍和0.1倍（FIR）、30倍和0.03倍（Median filtering）和24.3倍和0.08倍（Cordic），通過增加有限的面積即得到了此效果。
使用CodAL和Codasip Studio，通過“開箱即用”的SDK和HDK等自動生成工具，結合精練的內核描述，輕松實現(xiàn)RISC-V的定制，縮短產品開發(fā)周期。下表列出了實現(xiàn)上述的DSP定制的預估代碼量和工作量。
審核編輯：劉清
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
處理器
+關注
關注
68文章
19037瀏覽量
228455 -
dsp
+關注
關注
552文章
7919瀏覽量
347619 -
嵌入式
+關注
關注
5052文章
18911瀏覽量
300767 -
加速器
+關注
關注
2文章
788瀏覽量
37563 -
RISC-V
+關注
關注
44文章
2178瀏覽量
45893
原文標題：基于嵌入式RISC-V處理器核 輕松實現(xiàn)DSP擴展設計
文章出處：【微信號：Codasip 科達希普，微信公眾號：Codasip 科達希普】歡迎添加關注！文章轉載請注明出處。
發(fā)布評論請先 登錄
相關推薦
晶心科技推出突破性的RISC-V 27系列處理器及向量擴展指令處理器
晶心科技今天宣布推出AndesCore? 27系列處理器核心，成為RISC-V指令集架構中領先支持向量擴展架構（RISC-V V-exten
發(fā)表于 01-03 14:56
?2827次閱讀
risc-v與esp32架構對比分析
。這種設計使得RISC-V架構具有高性能、低功耗和易于實現(xiàn)的特點。
ESP32 ：
類型 ：ESP32是一款集成了Wi-Fi和藍牙功能的雙核微控制器，它使用的是Xtensa LX6 3
發(fā)表于 09-26 08:40
學習RISC-V入門 基于RISC-V架構的開源處理器及SoC研究
RV32E是RV32I的子集，不單獨計算。基本指令集的名稱后綴都是I，表示Integer，任何一款采用RISC-V架構的處理器都要實現(xiàn)一個基本指令集，根據需要，可以實現(xiàn)多種
發(fā)表于 07-27 18:09
RISC-V嵌入式開發(fā)的特點有哪些
RISC-V嵌入式開發(fā)準備篇2：嵌入式開發(fā)的特點介紹隨著國內第一本RISC-V中文書籍《手把手教你設計CPU——RISC-V
發(fā)表于 11-08 08:33
如何入門RISC-V嵌入式
想入門RISC-V嵌入式不知如何下手?已經買了RV-STAR板子卻仍然毫無頭緒？RISC-V嵌入式課程早春營，here we come！老板說上一個開課通知早春營|《
發(fā)表于 01-07 07:27
UltraSoC宣布提供業(yè)界首款RISC-V嵌入式處理器產品
領先的嵌入式分析技術開發(fā)商UltraSoC日前宣布：其RISC－V處理器跟蹤解決方案開始全面供貨，這是業(yè)界首款商用RISC－V處理器跟蹤IP
發(fā)表于 12-05 14:24
?825次閱讀
RISC-V嵌入式開發(fā)
RISC-V嵌入式開發(fā)準備篇2：嵌入式開發(fā)的特點介紹隨著國內第一本RISC-V中文書籍《手把手教你設計CPU——RISC-V
發(fā)表于 11-03 14:06
?52次下載
如何保護RISC-V上的嵌入式處理器
本文探討了物聯(lián)網設備的軟件和硬件安全性的同等重要性，并提供了可操作的步驟來保護RISC-V上的嵌入式處理器。
Codasip RISC-V處理器增加Veridify安全算法 增強嵌入式系統(tǒng)的安全性
功能支持Codasip的RISC-V處理器。在固件加載到Codasip處理器上時，Veridify的安全算法就會對其進行驗證，以使RISC-V開發(fā)人員確信
發(fā)表于 07-06 16:06
?1066次閱讀
如何構建RISC-V嵌入式
抽象-RISC-V是一種開放ISA（指令集架構）實現(xiàn)了處理器架構創(chuàng)新的新時代。RISC-V包括開源處理器內核、工具鏈、，模擬
發(fā)表于 11-23 16:56
?2次下載
IAR Embedded Workbench將支持RISC-V太空級處理器NOEL-V
近日，嵌入式開發(fā)軟件和服務的全球領導者 IAR Systems和 CAES 的容錯處理器設計中心 Gaisler 欣然宣布達成新的合作協(xié)議。IAR Systems即將發(fā)布的 IAR Embedded
Achronix FPGA增加對Bluespec提供的基于Linux的RISC-V軟處理器的支持，以實現(xiàn)可擴展數據處理
Bluespec支持加速器功能的RISC-V處理器將Achronix的FPGA轉化為可編程SoC 近日，高性能FPGA芯片和嵌入式FPGA（eFPGA）硅知識產權（IP）領域的領先企業(yè)
專家力薦｜《嵌入式系統(tǒng)原理與開發(fā)——基于RISC-V和Linux系統(tǒng)》新書發(fā)售
——基于RISC-V和Linux系統(tǒng)》圖書，填補了高性能RISC-V應用處理器在嵌入式應用方面相關書籍的空白?！?b class='flag-5'>嵌入式系統(tǒng)原理與開發(fā)——基于
工商網監(jiān)
評論