1.1 VESA 視頻標(biāo)準(zhǔn)
VESA 視頻標(biāo)準(zhǔn)同步信號產(chǎn)生器,是從事FPGA圖像領(lǐng)域工程師經(jīng)常使用到的模塊。首先,它的標(biāo)準(zhǔn)時序來自 VESA 視頻標(biāo)準(zhǔn)文件。
里面規(guī)定了VESA視頻流同步信號的時序,以1080p為例可以查詢到具體情況如下圖
1.2 產(chǎn)生視頻流同步信號
那么依照這個視頻流可以在FPGA中產(chǎn)生標(biāo)準(zhǔn)時序,首先將這些參數(shù)添加進(jìn)去,看注釋中數(shù)據(jù),就知道怎么填了。這樣任意的分辨率都可以產(chǎn)生了。
然后利用這個參數(shù)產(chǎn)生同步信號,自此任意同步信號產(chǎn)品器就完成了。有人會說,這個東西,不就是xilinx官方的IP VTC 嘛,干嘛要重復(fù)造輪子。嘿嘿,那是因為,一,我們在做圖像處理的時候要盡量的避免使用vivado這個仿真器,因為它實在是太墨跡了。二,如果是1080p以上的分辨率,比如4k,8k,的視頻流,它在FPGA里面是雙點,四點模式的,VTC沒有這個功能,這個就要靠自己去實現(xiàn)了。
1.3 圖導(dǎo)入FPGA
首先需要把圖轉(zhuǎn)換成txt,這個可以利用matlab
這是一張黑白圖導(dǎo)入到matlab中,然后再保存到txt中的程序。然后在FPGA中將txt導(dǎo)入到rom,利用VESA視頻流同步信號產(chǎn)生器,虛擬一條視頻輸入到代碼中。
vir_rom 就是一個虛擬的rom。利用VESA視頻流同步信號產(chǎn)生rom讀地址,從而把rom中的圖像數(shù)據(jù)導(dǎo)出來。
1.4 視頻到文件
仿真的下半場,就是將視頻流存入到文件中,這里需要寫一個視頻保存文件,選擇其中一幀保存下來。此時modelsim會產(chǎn)生一個txt文件,保存我們所需要的數(shù)據(jù)。
1.5 txt到圖像。
當(dāng)我們拿到了modelsim里面的仿真視頻流一幀的文件txt,直接讀入到matlab里面去就好了。幾行代碼就完成了華麗的轉(zhuǎn)換。
自此,測試圖產(chǎn)生器就完成了。既可以放到可綜合項目中,也可以放到仿真工程中使用。自此,這個結(jié)構(gòu)圖里面的內(nèi)容就完成了。
審核編輯:劉清
-
FPGA
+關(guān)注
關(guān)注
1624文章
21538瀏覽量
600454 -
VESA
+關(guān)注
關(guān)注
0文章
15瀏覽量
12106 -
matlab
+關(guān)注
關(guān)注
180文章
2952瀏覽量
229849 -
圖像處理
+關(guān)注
關(guān)注
27文章
1272瀏覽量
56494 -
仿真器
+關(guān)注
關(guān)注
14文章
1011瀏覽量
83550
原文標(biāo)題:FPGA圖像處理_VESA標(biāo)準(zhǔn)與視頻流
文章出處:【微信號:gh_99a29eb83412,微信公眾號:FPGA攻城獅之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論