0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

創(chuàng)新型全芯片LVS檢查工具:加速驗證流程,提升設計效率

新思科技 ? 來源:新思科技 ? 2024-03-12 11:09 ? 次閱讀

隨著片上系統(tǒng)(SoC)設計領域的不斷發(fā)展,設計的復雜性與芯片技術的持續(xù)進步緊密交織,共同推動著電子設備未來的發(fā)展。

為滿足自動駕駛5G網(wǎng)絡等先進應用對芯片的高要求,半導體晶圓廠紛紛采用復雜的層疊技術和多重光刻等技術,在越來越多的掩膜上實現(xiàn)更多晶體管的布局。這些大型SoC設計的開發(fā)過程在多個階段都面臨著挑戰(zhàn),尤其是在版圖物理驗證這一關鍵階段,由于先進工藝節(jié)點(7納米、5納米、3納米等)以及掩模數(shù)量的增加使得這一挑戰(zhàn)尤為突出。這一驗證步驟是芯片設計至關重要的里程碑,是芯片流片路上最重要的環(huán)節(jié)之一。

版圖與原理圖一致性檢查(Layout-versus-Schematic,LVS)是SoC(系統(tǒng)級芯片)開發(fā)流程中的關鍵環(huán)節(jié),其核心是確保芯片上的邏輯表示與物理實現(xiàn)相吻合。但隨著SoC設計日趨復雜和芯片技術的不斷進步,曾經(jīng)被認為簡單的LVS如今面臨著重大挑戰(zhàn)。

在審視LVS在芯片開發(fā)中作用的變化時,我們將打破一個常規(guī)的誤解:即認為LVS僅是芯片開發(fā)過程中的一項固定步驟。相反,我們將探討新興LVS工具如何沖破傳統(tǒng)流程的限制,帶來創(chuàng)新的方法論。

應對物理驗證挑戰(zhàn)

現(xiàn)代SoC的開發(fā)涉及到多個方面,設計團隊需利用各種工具和方法來應對愈加復雜的設計、更短的設計周期和更多的驗證要求。借助LVS按時完成物理驗證可以有效防止計劃延誤,避免上市時間延長,從而保障芯片的市場競爭力。

為了將物理驗證提前至設計流程的早期階段,有必要在SoC布線前的多個不同階段進行驗證。一旦SoC的主體部分組裝完畢,LVS檢查就可以與全芯片裝配工作并行啟動?,F(xiàn)代LVS工具需能夠最初在宏觀/IP/模塊層面上運行,并迅速評估整個芯片設計的狀態(tài),提供有價值且可操作的反饋,使開發(fā)者能夠及時解決問題。

62ff5b44-df92-11ee-a297-92fbcf53809c.png

▲加速SoC物理驗證簽核

在大規(guī)模電路設計的背景下,LVS流程耗時數(shù)十小時甚至數(shù)日都是常有的情況。根據(jù)設計的清晰度,通常涉及到多次迭代,包括調試錯誤、糾正設計以及重復進行LVS的過程。鑒于現(xiàn)代電路設計的復雜性,即使對于經(jīng)驗豐富的開發(fā)者來說,管理這一反復的過程也證明是充滿挑戰(zhàn)且耗時的。

在芯片項目的最后階段,執(zhí)行LVS、調試以及迭代的復雜性往往是導致進度延誤的主要原因。當LVS首次在整合了所有設計組件的布局上運行時,這一挑戰(zhàn)會變得更加嚴峻,因為這一階段可能會揭露之前合并過程中未曾顯現(xiàn)的眾多新問題。這些問題可能包括IP的挑戰(zhàn)、接口引腳對齊錯誤、頂層短路、集成錯誤等等。

創(chuàng)新型全芯片LVS檢查工具:加速驗證流程,提升設計效率

面對這些挑戰(zhàn),新思科技推出了搭載Explorer LVS技術的創(chuàng)新型新思科技IC Validator。這款現(xiàn)代LVS工具可以在早期完整芯片LVS運行中快速識別問題的根本原因,為更高效、更可靠的驗證流程鋪平道路,從而支持數(shù)十億個晶體管的超大型芯片設計。

LVS可以在設計和驗證周期的任何階段使用,但效益最大化的時機是在完成全芯片集成后立即運行它,這時通??梢詸z查出最意想不到的問題。在第一階段,工具啟動基于文本的短路檢測并剔除等效單元。第二階段進行連通性不匹配和開/短路檢測。此外,它還會標定等效單元以便提取,并進行黑盒測試對比。在最后階段,將進行全面的LVS檢查,提取所有層次和數(shù)據(jù),執(zhí)行全方位對比分析。

開發(fā)者可以利用摘要報告來評估全芯片設計的整體質量,確保設計已經(jīng)準備好簽核,且所有錯誤已被排除。如果在簽核之前出現(xiàn)臨時更新,Explorer LVS能夠確保設計的完整性不受影響。與傳統(tǒng)工具相比,這個工具能幫助客戶以多達30倍速度加快運行,減少多達30倍內存用量。

63236336-df92-11ee-a297-92fbcf53809c.png

▲Explorer LVS的實際性能表現(xiàn)

用現(xiàn)代化LVS工具,更早更自信地流片

隨著芯片技術的不斷進步和對更高性能電子設備的不懈追求,理解LVS不斷演變的角色,并將其盡可能地向設計流程的前端移動,已成為設計團隊的首要任務。盡早對全芯片進行LVS檢查,快速自動地定位根本原因,不僅能縮短產(chǎn)品上市時間,還能為創(chuàng)新留出更多空間。借助現(xiàn)代化的LVS工具,SoC開發(fā)者能夠在確信已經(jīng)識別并解決了所有LVS問題的情況下,更早地自信地完成流片。




審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 晶體管
    +關注

    關注

    77

    文章

    9582

    瀏覽量

    137472
  • 片上系統(tǒng)

    關注

    0

    文章

    185

    瀏覽量

    26730
  • SoC芯片
    +關注

    關注

    1

    文章

    592

    瀏覽量

    34802
  • LVS
    LVS
    +關注

    關注

    1

    文章

    35

    瀏覽量

    9907
  • 自動駕駛
    +關注

    關注

    782

    文章

    13535

    瀏覽量

    165742

原文標題:你的芯片驗證夠快夠準嗎?新一代全芯片LVS,runtime提速30倍

文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    實現(xiàn)有效且高效的LVS調試案例解析

    規(guī)則,運行 LVS 可能是一項耗時且資源密集的工作。芯片 LVS 運行不僅會將設計版 圖與電路圖網(wǎng)表進行比較,而且通常還包含會增加 LVS
    的頭像 發(fā)表于 01-30 10:58 ?4002次閱讀
    實現(xiàn)有效且高效的<b class='flag-5'>LVS</b>調試案例解析

    關于功能驗證、時序驗證、形式驗證、時序建模的論文

    隨著集成電路的規(guī)模和復雜度不斷增大,驗證的作用越來越重要。要在較短的時間內保證芯片最終能正常工作,需要將各種驗證方法相結合,全面充分地驗證整個系統(tǒng)。FF-DX是一款高性能定點DSP,為
    發(fā)表于 12-07 17:40

    Mentor工具簡介Calibre物理驗證系列

    xRC是芯片寄生參數(shù)提取工具,提供晶體管級、門級和混合級別寄生參數(shù)提取的能力,支持多層次的分析和仿真。Calibre xRC為模擬與混合信號SoC設計工程師提供了一個獨立于設計風格和設計
    發(fā)表于 08-28 11:58

    芯片設計完整流程工具

    邏輯綜合過程中沒有改變原先HDL描述的電路功能。形式驗證工具有Synopsys的Formality。前端設計的流程暫時寫到這里。從設計程度上來講,前端設計的結果就是得到了芯片的門級網(wǎng)表
    發(fā)表于 08-16 11:08

    芯片設計流程工具

    。這樣做是為了保證在邏輯綜合過程中沒有改變原先HDL描述的電路功能。形式驗證工具有Synopsys的Formality。前端設計的流程暫時寫到這里。從設計程度上來講,前端設計的結果就是得到了
    發(fā)表于 02-12 16:07

    數(shù)字芯片設計流程

    Checking):電氣規(guī)則檢查檢查短路和開路等電氣規(guī)則違例;等等。工具為Synopsys的Hercules實際的后端流程還包括電路功耗分析,以及隨著制造工藝不斷進步產(chǎn)生的DFM(
    發(fā)表于 02-12 16:09

    用Hercules完成物理驗證的詳細流程

    Hercules 是Synopsys 的后端物理驗證(Physical Verification)工具,它能夠進行設計規(guī)則檢查DRC(Design Rule Checking)、版圖與電路一致性
    發(fā)表于 07-17 16:30 ?16次下載

    基于Cadence軟件DRACULA工具LVS檢查

    基于Cadence軟件DRACULA工具LVS檢查(村田電源技術(上海)有限公司深圳分公司)-基于Cadence軟件DRACULA工具LVS
    發(fā)表于 09-18 17:40 ?25次下載
    基于Cadence軟件DRACULA<b class='flag-5'>工具</b>的<b class='flag-5'>LVS</b><b class='flag-5'>檢查</b>

    國產(chǎn)EDA驗證調試工具實現(xiàn)破局 助力芯片設計效率提升

    經(jīng)過數(shù)十年的發(fā)展,如今芯片設計的每個環(huán)節(jié)已離不開EDA工具的參與,涉及驗證、調試、邏輯綜合、布局布線等流程。尤其是在關鍵的
    發(fā)表于 07-13 11:35 ?995次閱讀
    國產(chǎn)EDA<b class='flag-5'>驗證</b>調試<b class='flag-5'>工具</b>實現(xiàn)破局 助力<b class='flag-5'>芯片</b>設計<b class='flag-5'>效率</b><b class='flag-5'>提升</b>

    數(shù)字芯片驗證流程

    芯片驗證就是采用相應的驗證語言,驗證工具,驗證方法,在芯片
    的頭像 發(fā)表于 07-25 11:48 ?5908次閱讀

    物理驗證LVS對bulk(體)的理解和處理技巧

    對于物理驗證中的LVS,需要對各種物理器件進行SpiceVsGDS的比對,基于現(xiàn)在流行的std-cell的庫的設計方法,LVS需要對CMOS器件多相應的處理
    的頭像 發(fā)表于 06-14 14:41 ?1628次閱讀
    物理<b class='flag-5'>驗證</b><b class='flag-5'>LVS</b>對bulk(體)的理解和處理技巧

    芯華章發(fā)布國內首臺超百億門大容量硬件仿真系統(tǒng) 完備數(shù)字驗證流程工具平臺

    應用系統(tǒng)的驗證容量 。產(chǎn)品基于自主研發(fā),實現(xiàn)多項國內驗證技術突破,具備大規(guī)??蓴U展驗證容量、自動化實現(xiàn)工具
    發(fā)表于 06-16 10:48 ?524次閱讀
    芯華章發(fā)布國內首臺超百億門大容量硬件仿真系統(tǒng) 完備數(shù)字<b class='flag-5'>驗證</b><b class='flag-5'>全</b><b class='flag-5'>流程</b><b class='flag-5'>工具</b>平臺

    英諾達EnCitius? SVS新功能發(fā)布,加速芯片驗證流程

    /ITC)等。這些新功能旨在幫助客戶加速設計驗證,實現(xiàn)云端資源的靈活調度,提高效率。 當前的芯片規(guī)模越來越大,開發(fā)周期日益緊迫。
    發(fā)表于 08-28 16:15 ?304次閱讀
    英諾達EnCitius? SVS新功能發(fā)布,<b class='flag-5'>加速</b><b class='flag-5'>芯片</b><b class='flag-5'>驗證</b><b class='flag-5'>流程</b>

    打通系統(tǒng)到后端,芯華章發(fā)布首款自研數(shù)字流程等價性驗證工具

    及相關專業(yè)人士,業(yè)內領先的系統(tǒng)級驗證EDA解決方案提供商芯華章,隆重發(fā)布 首款自主研發(fā)的數(shù)字流程等價性驗證系統(tǒng)穹鵬GalaxEC 。 隨著GalaxEC的發(fā)布, 芯華章自主EDA
    的頭像 發(fā)表于 09-19 11:05 ?397次閱讀
    打通系統(tǒng)到后端,芯華章發(fā)布首款自研數(shù)字<b class='flag-5'>全</b><b class='flag-5'>流程</b>等價性<b class='flag-5'>驗證</b><b class='flag-5'>工具</b>

    珠海南方集成電路設計服務中心引進芯華章流程驗證工具

    為更好地推動EDA工具國產(chǎn)化,加快構建產(chǎn)業(yè)生態(tài)體系,3月13日,芯華章科技宣布與珠海南方集成電路設計服務中心(珠海ICC)達成戰(zhàn)略合作,后者將引進芯華章智V驗證平臺及數(shù)字驗證
    的頭像 發(fā)表于 03-13 10:01 ?471次閱讀