0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

前段制程FEOL—晶圓上的元件制程

Semi Connect ? 來(lái)源:Semi Connect ? 2024-04-03 11:40 ? 次閱讀

此節(jié)以半導(dǎo)體的代表,CMOS-半導(dǎo)體為例,對(duì)前段制程FEOL進(jìn)行詳細(xì)說明。此說明將依照FEOL主要制程的剖面構(gòu)造模型,說明非常詳細(xì),但一開始先掌握大概即可。前段制程的前半為“FEOL制程”

1.準(zhǔn)備一塊直徑300 m m(12英寸)、厚0?775mm、雙面鏡面研磨的p型矽晶圓。

2.將矽晶圓洗凈,加熱,經(jīng)由加熱氧化法使矽(Si)與氧(o?)產(chǎn)生反應(yīng),形成二氧化矽(SiO4)膜,接著以矽烷(SiH4)與氨氣進(jìn)行氣相反應(yīng),生成矽氮化(Si3N4)膜(CVD:將晶圓放入化學(xué)反應(yīng)器,并將預(yù)計(jì)成膜的氣體流入,使薄膜發(fā)生堆積的方法)。

3.在矽晶圓表面涂上稱為光阻的感光性樹脂材料,用氟化氫(ArF)準(zhǔn)分子雷射激光器透過光罩照射晶圓,將光罩上的圖樣縮小成1/4轉(zhuǎn)印在晶圓上。光罩亦可稱為Reticle,為用絡(luò)(Cr)薄膜,將欲轉(zhuǎn)印的圖樣的四倍尺寸大小的圖樣形成在石英板上,分子雷射激光器在有鉻金屬的位置被遮蔽、石英部分則可以穿透。

4.借由顯像處理,可在光阻上形成圖樣。制程③及④合稱為“黃光微影制程”。

5.以光阻形成的圖樣做為遮罩,依次序?qū)i3N4膜、SiO2膜、Si表面進(jìn)行干式蝕刻,在矽基板表面形成“淺溝”。

6.將光阻剝離后,在洗凈的晶圓上以SiH4及O2的CVD堆積上較厚的SiO2膜。

7.以化學(xué)機(jī)械研磨(CMP)法對(duì)較厚的SiO2,膜進(jìn)行研磨,形成淺溝內(nèi)埋藏有SiO2膜的構(gòu)造。

8.將Si3N4以蝕刻全部去除并洗凈,透過黃光微影制程,將基底圖樣一部分以光阻覆蓋,剩余部份則在基板表面注入磷(P)離子,形成打入式n型導(dǎo)電性區(qū)域的“n-well(電子井)”。

9.在光阻剝除后,將晶圓表面的SiO2膜去除,并將清洗的晶圓重新加熱氧化,使長(zhǎng)成閘極絕緣層(SiO2)。

10.借由CVD法,將SiH4氣體在氮?dú)猓∟2)中熱分解,以長(zhǎng)成多晶矽(Poly-Si)。

11.以黃光微影法在多晶矽(Poly-Si)上形成圖案,并在“閘極電極”形成后,以黃光微影制程將基底圖案的一部分以光阻遮蓋,剩下的部分則注入磷離子,形成與閘極電極自動(dòng)對(duì)準(zhǔn)性(self-align)的n-通道MOS電晶體的源極與汲極n型區(qū)域。接著,以同樣的制程,將硼(B)離子與閘極電極自動(dòng)對(duì)準(zhǔn)的方式注入,形成p-通道MOS電晶體的源極與汲極p型區(qū)域。

12.經(jīng)光阻剝除,清洗,以CVD法長(zhǎng)成整面的厚型SiO2膜,并以高度非等向性干式蝕刻,使電極側(cè)面形成SiO2側(cè)墻”。

13.以光阻覆蓋p-通道MOS電晶體的部分,以砷(As)對(duì)側(cè)墻進(jìn)行自動(dòng)對(duì)準(zhǔn)的離子注入,形成n-通道MOS電晶體的源極與汲極n+區(qū)域(n型不純物濃度較高的區(qū)域)。接著,以同樣的制程,以硼(B)對(duì)側(cè)墻進(jìn)行自動(dòng)對(duì)準(zhǔn)的離子注入,形成P-通道MOS電晶體的源極與汲極p+區(qū)域(p型不純物濃度較高的區(qū)域)。

14.將鎳(Ni)以濺鍍方式在整面晶圓上形成,并進(jìn)行熱處理,在矽基板表面及閘極多晶矽(Poly-Si)接觸的部分,鎳與矽反應(yīng)成二矽化鎳(NiSi2),其余的部分則維持鎳的型態(tài)。

15.將晶圓浸入稀氟酸(DHF)中,鎳溶解、二矽化鎳保留,閘極多晶矽、源極、汲極區(qū)域的表面也保留自動(dòng)對(duì)準(zhǔn)的NiSi2膜構(gòu)造。此為“自動(dòng)對(duì)準(zhǔn)式矽”的意思,簡(jiǎn)稱為“金屬矽化”。

16.以CVD法在整個(gè)晶圓表面堆積一層厚厚的二氧化矽膜(SiO2膜),再以CMP法將表面研磨,呈現(xiàn)完全平坦。

以上為前段制程FEOL的主要制程。

制程看起來(lái)非常復(fù)雜繁瑣,各位讀者可以先簡(jiǎn)單認(rèn)知為,這是為了達(dá)成“在矽晶圓上做出各種元件的制程”目的,前段所需要的各種操作。

審核編輯:劉清
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • CMOS
    +關(guān)注

    關(guān)注

    58

    文章

    5639

    瀏覽量

    234840
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    26637

    瀏覽量

    212628
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    4778

    瀏覽量

    127572

原文標(biāo)題:前段制程FEOL---晶圓上的元件制程

文章出處:【微信號(hào):Semi Connect,微信公眾號(hào):Semi Connect】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    半導(dǎo)體制程簡(jiǎn)介

    顆粒沾附在制作半導(dǎo)體組件的,便有可能影響到其精密導(dǎo)線布局的樣式,造成電性短路或斷路的嚴(yán)重后果。為此,所有半導(dǎo)體制程設(shè)備,都必須安置在
    發(fā)表于 08-28 11:55

    的結(jié)構(gòu)是什么樣的?

    `的結(jié)構(gòu)是什么樣的?1 晶格:制程結(jié)束后,
    發(fā)表于 12-01 15:30

    半導(dǎo)體制程

    的積體電路所組成,我們的要通過氧化層成長(zhǎng)、微影技術(shù)、蝕刻、清洗、雜質(zhì)擴(kuò)散、離子植入及薄膜沉積等技術(shù),所須制程多達(dá)二百至三百個(gè)步驟。半導(dǎo)體制程的繁雜性是為了確保每一個(gè)元器件的電性參數(shù)
    發(fā)表于 11-08 11:10

    針測(cè)制程介紹

    針測(cè)制程介紹  針測(cè)(Chip Probing;CP)之目的在于針對(duì)芯片作電性功能上的 測(cè)試(Test),使 IC 在進(jìn)入構(gòu)裝前先行
    發(fā)表于 05-11 14:35

    針測(cè)制程介紹

    針測(cè)制程介紹針測(cè)(Chip Probing;CP)之目的在于針對(duì)芯片作電性功能上的 測(cè)試(Test),使 IC 在進(jìn)入構(gòu)裝前先行過濾
    發(fā)表于 10-27 15:58 ?4124次閱讀

    三星拓展新研發(fā)中心 開發(fā)邏輯代工制程

    三星拓展新研發(fā)中心 開發(fā)邏輯代工制程 三星電子近日宣布其新半導(dǎo)體研發(fā)中心開始著手開發(fā)先進(jìn)邏輯制程。該項(xiàng)技術(shù)將成為三星在
    發(fā)表于 11-06 10:43 ?502次閱讀

    代工廠:擴(kuò)大先進(jìn)制程資本支出(圖)

    代工廠:擴(kuò)大先進(jìn)制程資本支出(圖)
    發(fā)表于 01-12 08:36 ?829次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>代工廠:擴(kuò)大先進(jìn)<b class='flag-5'>制程</b>資本支出(圖)

    臺(tái)積電20納米制程下月試產(chǎn) 奠定代工龍頭地位

    代工龍頭臺(tái)積電的20納米制程預(yù)計(jì)下月試產(chǎn),成為全球首家導(dǎo)入20納米的半導(dǎo)體廠,在全球代工業(yè)取得絕對(duì)優(yōu)勢(shì)。
    發(fā)表于 07-16 09:29 ?1002次閱讀

    格芯退出7納米制程研發(fā)后 代工市場(chǎng)格局將如何轉(zhuǎn)變

    全球第二大半導(dǎo)體代工廠格芯宣布,將在7納米FinFET先進(jìn)制程發(fā)展無(wú)限期休兵。聯(lián)電之后半導(dǎo)體大廠先進(jìn)制程競(jìng)逐又少一家,外界擔(dān)憂將對(duì)全球代工
    的頭像 發(fā)表于 08-31 15:12 ?3670次閱讀

    MEMS工藝前段制程的特點(diǎn)及設(shè)備

    MEMS制程各工藝相關(guān)設(shè)備的極限能力又是限定器件尺寸的關(guān)鍵要素,且其相互之間的配套方能實(shí)現(xiàn)設(shè)備成本的最低;下面先簡(jiǎn)要介紹一下前段制程的特點(diǎn)及涉及的設(shè)備。
    發(fā)表于 01-11 10:35 ?2357次閱讀

    代工成熟制程產(chǎn)能大缺,報(bào)價(jià)漲不停

    據(jù)臺(tái)媒報(bào)道,代工成熟制程產(chǎn)能大缺,報(bào)價(jià)漲不停。IC設(shè)計(jì)業(yè)者透露,代工成熟制程指標(biāo)廠聯(lián)電上
    發(fā)表于 08-17 16:55 ?400次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>代工成熟<b class='flag-5'>制程</b>產(chǎn)能大缺,報(bào)價(jià)漲不停

    半導(dǎo)體工藝制程中常用的工序

    來(lái)看看吧。 半導(dǎo)體元件制作過程可以分為: 處理制程 ? 針測(cè)
    的頭像 發(fā)表于 10-03 18:14 ?4823次閱讀

    成熟制程代工報(bào)價(jià)持續(xù)下跌 代工砍單還未停止

    即便本土成熟制程代工廠商在臺(tái)面上仍未對(duì)報(bào)價(jià)松口,但已有IC設(shè)計(jì)人員私下透露:為應(yīng)對(duì)市場(chǎng)需求轉(zhuǎn)弱,中國(guó)臺(tái)灣部分代工廠提出“增加下單量,
    的頭像 發(fā)表于 09-06 17:03 ?2780次閱讀

    淺談半導(dǎo)體制造的前段制程與后段制程

    前段制程包括:形成絕緣層、導(dǎo)體層、半導(dǎo)體層等的“成膜”;以及在薄膜表面涂布光阻(感光性樹脂),并利用相片黃光微影技術(shù)長(zhǎng)出圖案的“黃光微影”。
    的頭像 發(fā)表于 04-02 11:16 ?4006次閱讀

    半導(dǎo)體晶片的測(cè)試—針測(cè)制程的確認(rèn)

    將制作在的許多半導(dǎo)體,一個(gè)個(gè)判定是否為良品,此制程稱為“針測(cè)
    的頭像 發(fā)表于 04-19 11:35 ?731次閱讀
    半導(dǎo)體晶片的測(cè)試—<b class='flag-5'>晶</b><b class='flag-5'>圓</b>針測(cè)<b class='flag-5'>制程</b>的確認(rèn)