0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于FPGA加速的bird-oid object算法實現(xiàn)

友晶FPGA ? 來源:友晶Terasic ? 2024-04-09 11:05 ? 次閱讀

1. 項目概述

模型說明

Bird-oid object 簡稱Boids模型,是美國的一個圖形計算機科學家Craig Reynolds在 1986 年開發(fā)出來的。

6f39d15e-f61d-11ee-a297-92fbcf53809c.png

他的Boids模型為集群個體抽象出三個基本行為:分離(seperation)、對齊(alignment)、與聚集(cohesion)。將這三種行為按一定權(quán)重進行混合,可以讓群體出現(xiàn)秩序化的社會性行為。這個模型自從提出到現(xiàn)在一直持續(xù)影響著社會學、生物學、計算機科學等學科的發(fā)展?;谶@個模型的應(yīng)用其實很多, 比如現(xiàn)在的集群無人地面車輛,集群無人機燈光秀等等。

項目說明

本項目使用DE1 SoC的ARM A9處理器FPGA邏輯的組合,不僅成功地模擬了動態(tài)boid (bird-oid object)群集模式,而且還優(yōu)化了周期要求和執(zhí)行時間。

6f56a61c-f61d-11ee-a297-92fbcf53809c.jpg

本項目首先創(chuàng)建了一個完全運行在ARM A9處理器上的“基線”設(shè)計。這個基線設(shè)計是使用C代碼創(chuàng)建的,能夠以每秒60幀的速度計算最多3,000個對象的群集模式。

我們的第二個對比設(shè)計是在FPGA上創(chuàng)建一個更新功能可以計算和更新每個物體在x和y坐標上的位置,以及它們在x和y方向上的速度。最后成功地在FPGA上模擬了最多顯示150個對象的boids群集模式。

6f72d2ec-f61d-11ee-a297-92fbcf53809c.png

這個項目的目標是改善更新功能所需的周期數(shù),并看到總體執(zhí)行時間的改進。如果能夠減少運行更新的專用硬件的循環(huán)次數(shù),估計就最終可以在ARM處理器上進行超過3000個對象的計算。

2. 實現(xiàn)原理

要創(chuàng)建boids群集模擬,需要遵循三個主要步驟:分離、對齊和聚集。

分離 Separation:離得太近的物體會相互遠離

對齊 Alignment:對齊是指每個物體試圖匹配其可見范圍內(nèi)物體的速度,朝著周圍同伴的平均方向前進

聚集 Cohesion:朝著周圍同伴的平均位置移動

6f9eb8c6-f61d-11ee-a297-92fbcf53809c.png

當對象之間靠得太近時,執(zhí)行兩個步驟使對象之間稍微散開一點。第一步是計算當前節(jié)點到最近節(jié)點的距離:

close_dx += boid.x - otherboid.x

close_dy += boid.y - otherboid.y

一旦這被計算出來,我們就創(chuàng)造了一個回避因素:avoidfactor。這個avoidfactor雖然仍然相對較小,但將乘以之前計算的close_dx和close_dy值:

boid.vx += close_dx*avoidfactor

boid.vy += close_dy*avoidfactor

6fb7985a-f61d-11ee-a297-92fbcf53809c.png

下一步是對齊所需的計算。我們執(zhí)行以下步驟:

在開始更新特定對象時,三個變量(xvel_avg、yvel_avg和neighboring_boids)為零。

循環(huán)遍歷每一個其他的對象。如果到特定對象的距離小于可見范圍,則

xvel_avg += otherboid.vx
yvel_avg += otherboid.vy

neighboring_boids += 1

循環(huán)遍歷所有其他物體后,如果neighboring_boids > 0,則執(zhí)行以下操作:

xvel_avg = xvel_avg/neighboring_boids
yvel_avg = yvel_avg/neighboring_boids

然后根據(jù)以下公式更新速度:

boid.vx += (xvel_avg - boid.vx)*matchingfactor
boid.vy += (yvel_avg - boid.vy)*matchingfactor

(其中matchingfactor是一個可調(diào)參數(shù)

6fc67492-f61d-11ee-a297-92fbcf53809c.png

最后一次物體對物體的更新是基于聚集性,因為每個物體對象都在其可見范圍內(nèi)緩慢地轉(zhuǎn)向其他對象的質(zhì)心。它是這樣做的:


1. 在開始更新特定對象時,三個變量(xpos_avg、ypos_avg和neighboring_boids)為零


2. 循環(huán)遍歷每一個其他的對象。如果到特定對象的距離小于可見范圍,則

xpos_avg += otherboid.x
ypos_avg += otherboid.y
neighboring_boids += 1

循環(huán)遍歷所有其他對象后,如果neighboring_boids > 0,則執(zhí)行以下操作:

xpos_avg = xpos_avg/neighboring_boids
ypos_avg = ypos_avg/neighboring_boids

然后根據(jù)以下公式更新速度:

boid.vx += (xpos_avg - boid.x)*centeringfactor
boid.vy += (ypos_avg - boid.y)*centeringfactor

(其中centeringfactor是一個可調(diào)參數(shù))

6fdf8bc6-f61d-11ee-a297-92fbcf53809c.png

對象更新的最后一步是確定對象何時需要轉(zhuǎn)動,以便所有對象都保持在正在使用的VGA屏幕的范圍內(nèi)。這可以通過下面的條件語句來實現(xiàn):

ifboid.x boid.vx=boid.vx+turnfactor
ifboid.x>rightmargin:
boid.vx=boid.vx-turnfactor
ifboid.y>bottommargin:
boid.vy=boid.vy-turnfactor
ifboid.y boid.vy=boid.vy+turnfactor

707f2320-f61d-11ee-a297-92fbcf53809c.png

當使用不同的微控制器和顯示器時,邊界條件和背后的邏輯保持不變。



審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1624

    文章

    21539

    瀏覽量

    600496
  • ARM處理器
    +關(guān)注

    關(guān)注

    6

    文章

    360

    瀏覽量

    41597
  • SoC芯片
    +關(guān)注

    關(guān)注

    1

    文章

    592

    瀏覽量

    34800

原文標題:基于FPGA加速的bird-oid object算法實現(xiàn)

文章出處:【微信號:友晶FPGA,微信公眾號:友晶FPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    FPGA干貨分享六】基于FPGA協(xié)處理器的算法加速實現(xiàn)

    實現(xiàn)了一種I/O流水線接口,該接口具有I/O連接加速器的典型性能。FPGA/PowerPC/APU接口FPGA允許硬件設(shè)計工程師利用單芯片上的處理器、解碼邏輯、外設(shè)和協(xié)處理器
    發(fā)表于 02-02 14:18

    如何在LabVIEW 平臺下完成視覺算法加速

    在LabVIEW平臺下實現(xiàn)算法加速,傳統(tǒng)的邊緣提取和粒子分析以及預處理算法都比較耗時間,采用FPGA
    發(fā)表于 12-28 10:15

    為什么FPGA協(xié)處理器可以實現(xiàn)算法加速

    代碼加速和代碼轉(zhuǎn)換到硬件協(xié)處理器的方法如何采用FPGA協(xié)處理器實現(xiàn)算法加速?
    發(fā)表于 04-13 06:39

    DCT域數(shù)字水印算法FPGA實現(xiàn)

    提出一種基于DCT域的數(shù)字水印算法,并用FPGA硬件實現(xiàn)其中關(guān)鍵部分DCT變換。采用VHDL語言有效設(shè)計和實現(xiàn)DCT變換,分析與仿真結(jié)果表明:與軟件
    發(fā)表于 12-28 10:22 ?20次下載

    MIDI合成算法及其FPGA實現(xiàn)

    MIDI合成算法及其FPGA實現(xiàn).
    發(fā)表于 04-16 13:57 ?44次下載
    MIDI合成<b class='flag-5'>算法</b>及其<b class='flag-5'>FPGA</b><b class='flag-5'>實現(xiàn)</b>

    ECT圖像重建算法FPGA實現(xiàn)

    ECT圖像重建算法FPGA實現(xiàn) ECT圖像重建算法FPGA實現(xiàn)
    發(fā)表于 11-19 14:59 ?1次下載

    如何使用FPGA加速機器學習算法?

    當前,AI因為其CNN(卷積神經(jīng)網(wǎng)絡(luò))算法出色的表現(xiàn)在圖像識別領(lǐng)域占有舉足輕重的地位?;镜腃NN算法需要大量的計算和數(shù)據(jù)重用,非常適合使用FPGA實現(xiàn)。
    發(fā)表于 05-26 10:16 ?1491次閱讀

    FPGA實現(xiàn)CRC算法的程序

    Xilinx FPGA工程例子源碼:在FPGA實現(xiàn)CRC算法的程序
    發(fā)表于 06-07 15:07 ?28次下載

    基于FPGA的JPEG解碼算法的研究與實現(xiàn)

    基于FPGA的JPEG解碼算法的研究與實現(xiàn)
    發(fā)表于 08-29 16:05 ?11次下載

    Xilinx與IBM通過SuperVesselOpenPOWER開發(fā)云平臺實現(xiàn)FPGA加速

    SuperVessel將包括賽靈思SDAccel開發(fā)環(huán)境,支持用C、C++和OpenCL實現(xiàn)FPGA加速 All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司與IBM公司今天聯(lián)合宣布
    發(fā)表于 02-08 16:06 ?319次閱讀

    基于FPGA的Cordic算法實現(xiàn)的設(shè)計與驗證

    本文是基于FPGA實現(xiàn)Cordic算法的設(shè)計與驗證,使用Verilog HDL設(shè)計,初步可實現(xiàn)正弦、余弦、反正切函數(shù)的實現(xiàn)。將復雜的運算轉(zhuǎn)化
    發(fā)表于 07-03 10:18 ?2628次閱讀
    基于<b class='flag-5'>FPGA</b>的Cordic<b class='flag-5'>算法</b><b class='flag-5'>實現(xiàn)</b>的設(shè)計與驗證

    基于FPGA的定點LMS算法實現(xiàn)講解

    基于FPGA的定點LMS算法實現(xiàn)講解。
    發(fā)表于 04-28 11:17 ?14次下載

    怎么用FPGA算法 如何在FPGA實現(xiàn)最大公約數(shù)算法

    FPGA算法是指在FPGA(現(xiàn)場可編程門陣列)上實現(xiàn)算法。FPGA是一種可重構(gòu)的硬件設(shè)備,可以
    的頭像 發(fā)表于 08-16 14:31 ?2712次閱讀
    怎么用<b class='flag-5'>FPGA</b>做<b class='flag-5'>算法</b> 如何在<b class='flag-5'>FPGA</b>上<b class='flag-5'>實現(xiàn)</b>最大公約數(shù)<b class='flag-5'>算法</b>

    fpga布局布線算法加速

    任務(wù)是將邏輯元件與連接線路進行合理的布局和布線,以實現(xiàn)性能優(yōu)化和電路連接的可靠性。然而,FPGA布局布線的過程通常是一項繁瑣且耗時的任務(wù),因此加速布局布線算法的研究具有重要意義。本文將
    的頭像 發(fā)表于 12-20 09:55 ?678次閱讀

    怎么用FPGA算法 如何在FPGA實現(xiàn)最大公約數(shù)算法

    FPGA算法的優(yōu)點在于它們可以提供高度的定制化和靈活性,使得算法可以根據(jù)實際需求進行優(yōu)化和調(diào)整。此外,FPGA還可以實現(xiàn)硬件
    的頭像 發(fā)表于 01-15 16:03 ?1761次閱讀